

**8 位 MCU
HR7P171**

数 据 手 册

- 产品简介
- 数据手册
- 产品规格

上海海尔集成电路有限公司

2012 年 05 月 07 日

海尔 MCU 芯片使用注意事项

关于芯片的上/下电

海尔 MCU 芯片具有独立电源管脚。当 MCU 芯片应用在多电源供电系统时，应先对 MCU 芯片上电，再对系统其他部件上电；反之，下电时，先对系统其他部件下电，再对 MCU 芯片下电。若操作顺序相反则可能导致芯片内部元件过压或过流，从而导致芯片故障或元件退化。具体可参照芯片的数据手册说明。

关于芯片的复位

海尔 MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失效，建议用户使用外部复位、下电复位、看门狗复位等，确保复位电路正常工作。在系统设计时，若使用外部复位电路，建议采用三极管复位电路、RC 复位电路。若不使用外部复位电路，建议采用复位管脚接电阻到电源，或采取必要的电源抖动处理电路或其他保护电路。具体可参照芯片的数据手册说明。

关于芯片的时钟

海尔 MCU 芯片具有内部和外部时钟源。内部时钟源会随着温度、电压变化而偏移，可能会影响时钟源精度；外部时钟源采用陶瓷、晶体振荡器电路时，建议使能起振延时；使用 RC 振荡电路时，需考虑电容、电阻匹配；采用外部有源晶振或时钟输入时，需考虑输入高/低电平电压。具体可参照芯片的数据手册说明。

关于芯片的初始化

海尔 MCU 芯片具有各种内部和外部复位。对于不同的应用系统，有必要对芯片寄存器、内存、功能模块等进行初始化，尤其是 I/O 管脚复用功能进行初始化，避免由于芯片上电以后，I/O 管脚状态的不确定情况发生。

关于芯片的管脚

海尔 MCU 芯片具有宽范围的输入管脚电平，建议用户输入高电平应在 V_{IHMIN} 之上，低电平应在 V_{ILMAX} 之下。避免输入电压介于 V_{IHMIN} 和 V_{ILMAX} 之间，以免波动噪声进入芯片。对于未使用的输入/输出管脚，建议用户设为输入状态，并通过电阻上拉至电源或下拉至地，或设置为输出管脚，输出固定电平并浮空。对未使用的管脚处理因应用系统而异，具体遵循应用系统的相关规定和说明。

关于芯片的 ESD 防护措施

海尔 MCU 芯片具有满足工业级 ESD 标准保护电路。建议用户根据芯片存储/应用的环境采取适当静电防护措施。应注意应用环境的湿度；建议避免使用容易产生静电的绝缘体；存放和运输应在抗静电容器、防静电屏蔽袋或导电材料容器中；包括工作台在内的所有测试和测量工具必须保证接地；操作者应该佩戴静电消除手腕环手套，不能用手直接接触芯片等。

关于芯片的 EFT 防护措施

海尔 MCU 芯片具有满足工业级 EFT 标准的保护电路。当 MCU 芯片应用在 PCB 系统时，需要遵守 PCB 相关设计要求，包括电源、地走线（包括数字/模拟电源分离，单/多点接地等）、复位管脚保护电路、电源和地之间的去耦电容、高低频电路单独分别处理以及单/多层板选择等。


关于芯片的开发环境

海尔 MCU 芯片具有完整的软/硬件开发环境，并受知识产权保护。选择上海海尔集成电路有限公司或其指定的第三方公司的汇编器、编译器、编程器、硬件仿真器开发环境，必须遵循与芯片相关的规定和说明。

注：在产品开发时，如遇到不清楚的地方，请通过销售或其它方式与上海海尔集成电路有限公司联系。

产品订购信息

型号	程序存储器	数据存储器	封装
HR7P171F8D1	FLASH: 4K Words	SRAM: 256 Bytes	DIP20
HR7P171F8D2			DIP18
HR7P171F8D3			DIP16
HR7P171F8D4			DIP14
HR7P171F8S1			SOP20
HR7P171F8S2			SOP18
HR7P171F8S3			SOP16
HR7P171F8S4			SOP14
HR7P171F8R1			SSOP20



地 址：中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编：200235

E-mail: support@ichaier.com

电 话：+86-21-60910333

传 真：+86-21-60914991

网 址：http://www.ichaier.com

版权所有©

上海海尔集成电路有限公司

本数据手册的信息在发行时是经过核实并且尽最大努力使之精确的。上海海尔集成电路有限公司不为由于使用本数据手册而可能带来的风险或后果负责。手册中的实例仅作为说明用途，上海海尔集成电路有限公司不担保或确认这些实例是合适的、不需进一步修改的、或推荐使用的。上海海尔集成电路有限公司保留不需要通知本数据手册读者而修改本数据手册的权利。如需得到最新的产品信息，请随时用上述联系方式与上海海尔集成电路有限公司联系。

修订历史

版本	修改日期	更改概要
V2.0	2011-7-20	初版
V2.1	2011-11-14	加强描述: 2.1, 4.1, 5.1.3.1, 5.1.4.5, 5.1.5, 6.3.2, 修订相关寄存器名称, 附录 2.1
V2.2	2012-02-17	加强描述: 6.1.5, 6.4, 附录 2.1, 附录 2.2 错误修正: 产品订购信息
V2.3	2012-05-07	加强描述: 附录 1 指令集

目 录

内容目录

第 1 章	芯片简介	10
1.1	概述.....	10
1.2	应用领域	11
1.3	结构框图	12
1.4	管脚分配图.....	13
1.4.1	20-pin	13
1.4.2	18-pin	13
1.4.3	16-pin	14
1.4.4	14-pin	14
1.5	管脚说明	15
1.5.1	管脚封装对照表	15
1.5.2	管脚复用说明.....	16
第 2 章	内核特性	18
2.1	CPU内核概述.....	18
2.2	系统时钟和机器周期.....	18
2.3	指令集概述.....	18
2.4	程序计数器（PC）和硬件堆栈.....	19
2.4.1	程序计数器（PC）	19
2.4.2	硬件堆栈.....	20
2.5	特殊功能寄存器.....	21
第 3 章	存储资源	23
3.1	程序存储器.....	23
3.1.1	概述	23
3.1.2	寻址方式.....	23
3.1.3	程序存储空间地址和堆栈示意图	23
3.2	数据存储器.....	24
3.2.1	数据存储空间地址映射.....	24
3.2.2	寻址方式.....	25
3.2.3	特殊功能寄存器空间	27
3.2.4	通用数据存储器	30
第 4 章	输入/输出端口	31
4.1	概述.....	31
4.2	I/O MUX.....	33
4.3	I/O端口弱上拉	35
4.4	外部中断	35
4.4.1	外部端口中断（PINT）	35
4.4.2	外部按键中断（KINT）	36
4.5	特殊功能寄存器.....	37
第 5 章	外设	38
5.1	定时器/计数器模块（Timer/Counter）	38
5.1.1	8 位定时器/计数器（T8N）	38

5.1.1.1	概述	38
5.1.1.2	工作模式	38
5.1.1.3	预分频器	39
5.1.1.4	中断标志	39
5.1.2	8位PWM时基定时器 (T8P1/T8P2)	39
5.1.2.1	概述	39
5.1.2.2	工作模式	39
5.1.2.3	预分频器和后分频器	40
5.1.2.4	中断标志	40
5.1.3	16位定时器/计数器 (T16G)	41
5.1.3.1	概述	41
5.1.3.2	工作模式	42
5.1.3.3	振荡器	42
5.1.3.4	门控设计	43
5.1.4	定时器/计数器扩展模块 (TE)	44
5.1.4.1	TE概述	44
5.1.4.2	TE1 脉宽调制功能扩展 (标准PWM功能扩展)	44
5.1.4.3	TE2 捕捉功能扩展	46
5.1.4.4	TE2 比较器功能扩展	47
5.1.4.5	TE2 脉宽调制功能扩展 (增强型PWM功能扩展)	48
5.1.5	特殊功能寄存器	56
5.2	模/数转换器模块 (ADC)	62
5.2.1	概述	62
5.2.2	操作说明	62
5.2.3	特殊功能寄存器	64
5.3	模拟比较器 (ACP)	67
5.3.1	概述	67
5.3.2	操作说明	67
5.3.3	特殊功能寄存器	68
5.4	参考电压模块	69
5.4.1	概述	69
5.4.2	操作说明	69
5.4.3	特殊功能寄存器	70
第 6 章	特殊功能及操作特性	71
6.1	系统时钟及振荡器	71
6.1.1	概述	71
6.1.2	外部时钟	72
6.1.2.1	晶体/陶瓷振荡器模式 (HS、XT、LP模式)	72
6.1.2.2	RC振荡器模式 (RC和RCIO模式)	73
6.1.2.3	外灌时钟	73
6.1.3	内部时钟 (INTOSC和INTOSCIO模式)	74
6.1.4	特殊功能寄存器	74
6.2	复位模块	75
6.2.1	概述	75

6.2.2	应用举例	76
6.2.3	特殊功能寄存器	77
6.3	中断处理	78
6.3.1	概述	78
6.3.2	中断逻辑表	78
6.3.3	默认中断模式	80
6.3.4	向量中断模式	80
6.3.4.1	中断向量分组	80
6.3.4.2	中断向量分配表	80
6.3.4.3	中断优先级仲裁	81
6.3.5	其他操作说明	81
6.3.6	特殊功能寄存器	82
6.4	看门狗定时器	89
6.4.1	概述	89
6.4.2	内部结构图	89
6.5	低功耗操作	90
6.5.1	休眠	90
6.5.2	唤醒	90
6.5.3	特殊功能寄存器	91
6.6	芯片配置字	92
第 7 章	芯片封装图	93
7.1	20-pin 封装图	93
7.2	18-pin 封装图	96
7.3	16-pin 封装图	98
7.4	14-pin 封装图	100
附录 1	指令集	102
附录 1.1	概述	102
附录 1.2	指令操作说明	102
附录 1.3	算术/逻辑运算指令	103
附录 1.4	程序控制指令	104
附录 2	电气特性	105
附录 2.1	参数特性表	105
附录 2.2	参数特性图	109

图目录

图 1-1	HR7P171 结构框图	12
图 1-2	HR7P171 (DIP20/SOP20/SSOP20) 顶视图	13
图 1-3	HR7P171 (DIP18/SOP18) 顶视图	13
图 1-4	HR7P171 (DIP16/SOP16) 顶视图	14
图 1-5	HR7P171 (DIP14/SOP14) 顶视图	14
图 3-1	程序区地址映射和堆栈示意图	23
图 3-2	数据区地址映射示意图	24
图 3-3	通用数据存储器地址映射示意图	30
图 4-1	输入/输出端口结构图A	31
图 4-2	输入/输出端口结构图B	32
图 5-1	T8N内部结构图	38
图 5-2	T8Px内部结构图	39
图 5-3	T16G内部结构图	41
图 5-4	T16G定时器门控计数	43
图 5-5	TE1 在PWM功能扩展的内部结构图	44
图 5-6	PWM输出示意图	45
图 5-7	TE2 在捕捉功能扩展的内部结构图	46
图 5-8	TE2 在比较器功能扩展的内部结构图	47
图 5-9	半桥输出示意图	48
图 5-10	标准半桥模式电路图	48
图 5-11	全桥应用电路	49
图 5-12	EPWM简单模块框图	49
图 5-13	EPWM单桥输出示意图	50
图 5-14	EPWM半桥输出示意图	50
图 5-15	EPWM正向全桥输出示意图	51
图 5-16	EPWM反向全桥输出示意图	52
图 5-17	PRESN 为 1, EPWM关断与自动重启	53
图 5-18	PRESN 为 0, EPWM关断与重启	54
图 5-19	ADC内部结构图	62
图 5-20	ADC时序特征图	63
图 5-21	模拟比较器示意图	67
图 5-22	参考电压框图	69
图 6-1	芯片系统时钟选择框图	71
图 6-2	晶体/陶瓷振荡器模式 (HS、XT、LP模式)	72
图 6-3	振荡器RC模式等效电路图及外围参考图	73
图 6-4	芯片复位原理图	75
图 6-5	RC复位电路	76
图 6-6	三极管复位电路	76
图 6-7	中断控制逻辑	78
图 6-8	看门狗定时器内部结构图	89
图 6-9	休眠模式唤醒示意图	91

表目录

表 1-1	管脚封装对照表.....	15
表 1-2	管脚说明	17
表 4-1	I/O端口结构信息表.....	31
表 4-2	I/O端口弱上拉	35
表 4-3	外部端口中断	35
表 4-4	外部按键中断	36
表 6-1	晶体振荡器电容参数参考表.....	72
表 6-2	外部RC模式推荐参数.....	73
表 6-3	中断逻辑表（默认中断模式）	78
表 6-4	中断逻辑表（向量中断模式）	79
表 6-5	中断向量分组表.....	80
表 6-6	中断向量分配表.....	80
表 6-7	休眠唤醒表.....	90

第 1 章 芯片简介

1.1 概述

- ◆ 内核
 - ◇ 高性能哈佛型 RISC CPU 内核
 - ◇ 66 条精简指令
 - ◇ 工作频率最高为 16MHz
 - ◇ 8 级 PC 硬件堆栈
 - ◇ 复位向量位于 000_H，默认中断向量位于 004_H，支持中断优先级和中断向量表
 - ◇ 支持中断处理
- ◆ 存储资源
 - ◇ 4K Words FLASH 程序存储器
 - ◇ 256 Bytes SRAM 数据存储器
 - ◇ 程序存储器支持直接寻址
 - ◇ 数据存储器支持直接寻址和间接寻址
- ◆ I/O 端口
 - ◇ PA 端口 (PA0~PA4, PA6~PA7)
 - ◇ PB 端口 (PB0~PB7)
 - ◇ PC 端口 (PC0~PC1)
 - ◇ 可配置大电流驱动口 (最多可支持 17 个)
- ◆ 外设
 - ◇ 8 位定时器 T8N
 - 定时器模式 (系统时钟) / 计数器模式 (外部计数时钟输入)
 - 支持可配置预分频器
 - 支持中断产生
 - ◇ 8 位 PWM 时基定时器 T8P1/T8P2
 - 定时器模式 (系统时钟)
 - 支持可配置预分频器及可配置后分频器
 - 支持中断产生
 - 支持 1 路标准脉宽调制 (PWM) 输出扩展功能
 - 支持 1 路增强型脉宽调制 (EPWM) 输出扩展功能
 - ◇ 16 位门控定时器 T16G
 - 定时器模式 (系统时钟) / 计数器模式 (外部计数时钟数入)
 - 支持可配置预分频器
 - 支持中断产生
 - 支持捕捉器 (TE1CI) 扩展功能
 - 支持比较器 (TE1CO) 扩展功能

- ◇ 模拟数字转换器 ADC
 - 支持 10 位数字转换精度
 - 支持 8 通道模拟输入端
 - 支持中断产生
- ◇ 模拟比较器 ACP 和参考电压模块
 - 2 个模拟比较器
 - 1 个参考电压模块，可编程设置
- ◆ 特殊功能
 - ◇ 高精度内部 16M 振荡器
 - 可分频，最低可分频至 125K
 - 出厂前，芯片已经在常温 25℃ 条件下校准，在芯片工作电压范围 (VDD=3.0V~5.5V) 内，校准精度为 ±2%
 - ◇ 支持低功耗休眠模式及唤醒操作
 - ◇ 内嵌上电复位电路
 - ◇ 内嵌低电压检测复位电路
 - ◇ 支持外部复位
 - ◇ 支持独立硬件看门狗定时器
 - ◇ 支持串行编程 (ISP) 接口
 - ◇ 支持编程代码加密保护
 - ◇ 支持在线调试 (ICD) 功能
- ◆ 设计及工艺
 - ◇ 低功耗、高速 FLASH CMOS 工艺
 - ◇ 20 个管脚，采用 DIP/SOP/SSOP20 封装
 - ◇ 18/16/14 个管脚，采用 DIP/SOP 封装
 - ◇ 10 个管脚，采用 SSOP 封装
- ◆ 工作条件
 - ◇ 工作电压范围：3.0V ~ 5.5V
 - ◇ 工作温度范围：-40 ~ 85℃

1.2 应用领域

本芯片可用于小家电、逆变器等领域。

1.3 结构框图




图 1-1 HR7P171 结构框图

注：N_MRST 表示低电平复位有效。

1.4 管脚分配图

1.4.1 20-pin




图 1-2 HR7P171 (DIP20/SOP20/SSOP20) 顶视图

1.4.2 18-pin




图 1-3 HR7P171 (DIP18/SOP18) 顶视图

1.4.3 16-pin



图 1-4 HR7P171 (DIP16/SOP16) 顶视图

1.4.4 14-pin




图 1-5 HR7P171 (DIP14/SOP14) 顶视图

注：N_MRST, N_EPAS0, N_EPAS1 为低电平有效。

1.5 管脚说明

1.5.1 管脚封装对照表

管脚名	HR7P171			
	20-pin	18-pin	16-pin	14-pin
PA0/AIN0/CIN0/ISPSCK	19	17	15	13
PA1/AIN1/CIN1/ISPSDA	20	18	16	14
PA2/AIN2/CIN2	1	1	1	1
PA3/AIN3/CIN3/C1OUT/ADVREF	2	2	2	2
PA4/AIN4/T8NCKI/C2OUT	3	3	3	3
PA6/AIN5/OSC2/CLKO/T16GGI/T16GOSC2	17	15	13	11
PA7/AIN6/OSC1/CLKI/T16GCKI/T16GOSC1	18	16	14	12
PB0/PINT0/N_EPAS1	7	6	6	6
PB1/PINT1	8	7	7	7
PB2/PINT2/TE1PWM	9	8	8	8
PB3/PINT3/TE2CI/TE2CO/EP1A	10	9	9	9
PB4/N_EPAS0	11	10	10	-
PB5/EP1B	12	11	11	-
PB6/EP1C	13	12	-	-
PB7/EP1D	14	13	-	-
PC0/AIN7	6	-	-	-
PC1	15	-	-	-
N_MRST	4	4	4	4
VDD	16	14	12	10
VSS	5	5	5	5

表 1-1 管脚封装对照表

1.5.2 管脚复用说明

管脚名	管脚复用	A/D	端口说明	备注
PA0/AIN0/CIN0/ISPSCK	PA0	D	通用 I/O	可启用弱上拉
	AIN0	A	ADC 模拟通道 0 输入	
	CIN0	A	模拟比较器输入 0	
	ISPSCK	D	ISP 串行时钟输入	
PA1/AIN1/CIN1/ISPSDA	PA1	D	通用 I/O	可启用弱上拉
	AIN1	A	ADC 模拟通道 1 输入	
	CIN1	A	模拟比较器输入 1	
	ISPSDA	D	ISP 串行数据输入/输出	
PA2/AIN2/CIN2	PA2	D	通用 I/O	可启用弱上拉
	AIN2	A	ADC 模拟通道 2 输入	
	CIN2	A	模拟比较器输入 2	
PA3/AIN3/CIN3/C1OUT/ADVREF	PA3	D	通用 I/O	可启用弱上拉
	AIN3	A	ADC 模拟通道 3 输入	
	CIN3	A	模拟比较器输入 3	
	C1OUT	D	模拟比较器 1 输出	
	ADVREF	A	外部 A/D 参考电压输入	
PA4/AIN4 /T8NCKI/C2OUT	PA4	D	通用 I/O	可启用弱上拉
	AIN4	A	ADC 模拟通道 4 输入	
	T8NCKI	D	T8N 时钟输入	
	C2OUT	D	模拟比较器 2 输出	
PA6/AIN5/OSC2/CLKO/T16GGI /T16GOSC2	PA6	D	通用 I/O	可启用弱上拉
	AIN5	A	ADC 模拟通道 5 输入	
	OSC2	A	晶振/谐振器引脚 2	
	CLKO	D	Fosc/4 参考时钟输出	
	T16GGI	D	T16G 门控输入	
	T16GOSC2	A	T16G 振荡器引脚 2	
PA7/AIN6/OSC1/CLKI/T16GCKI /T16GOSC1	PA7	D	通用 I/O	可启用弱上拉
	AIN6	A	ADC 模拟通道 6 输入	
	OSC1	A	晶振/谐振器引脚 1	
	CLKI	A/D	系统时钟输入	
	T16GCKI	D	T16G 时钟输入	
	T16GOSC1	A	T16G 振荡器引脚 1	
PB0/PINT0/N_EPAS1	PB0	D	通用 I/O	可启用弱上拉
	PINT0	D	外部端口中断 0 输入	
	N_EPAS1	D	EPWM 自动关断输入 1	
PB1/PINT1	PB1	D	通用 I/O	可启用弱上拉
	PINT1	D	外部端口中断 1 输入	

【续 1】

管脚名	管脚复用	A/D	端口说明	备注
PB2/PINT2/TE1PWM	PB2	D	通用 I/O	可启用弱上拉
	PINT2	D	外部端口中断 2 输入	
	TE1PWM	D	TE1 标准脉宽调制输出	
PB3/PINT3/TE2CI/TE2CO/EP1A	PB3	D	通用 I/O	可启用弱上拉
	PINT3	D	外部端口中断 3 输入	
	TE2CI	D	TE2 捕捉输入	
	TE2CO	D	TE2 比较输出	
	EP1A	D	TE2 EPWM 输出	
PB4/N_EPAS0	PB4	D	通用 I/O	可启用弱上拉
	N_EPAS0	D	EPWM 自动关断输入 0	
PB5/EP1B	PB5	D	通用 I/O	可启用弱上拉
	EP1B	D	EPWM 输出	
PB6/EP1C	PB6	D	通用 I/O	可启用弱上拉
	EP1C	D	EPWM 输出	
PB7/EP1D	PB7	D	通用 I/O	可启用弱上拉
	EP1D	D	EPWM 输出	
PC0/AIN7	PC0	D	通用 I/O	-
	AIN7	A	ADC 模拟通道 7 输入	-
PC1	PC1	D	通用 I/O	-
N_MRST	N_MRST	-	主复位输入	-
VDD	VDD	-	电源	-
VSS	VSS	-	地, 0V 参考点	-

表 1-2 管脚说明

注 1: A = 模拟, D = 数字;

注 2: N_MRST, N_EPAS0, N_EPAS1 表示低电平有效;

注 3: 所有通用数据 I/O 均为 TTL 施密特输入和 CMOS 输出驱动。

第 2 章 内核特性

2.1 CPU内核概述

- ◆ 内核特性
 - ◇ 高性能哈佛型 RISC CPU 内核
 - ◇ 66 条精简指令，指令长度 15 位
 - ◇ 工作频率最高为 16MHz
 - ◇ 程序存储器支持直接寻址
 - ◇ 数据存储器支持直接寻址和间接寻址
 - ◇ 复位向量位于 000_H，默认中断向量位于 004_H，支持中断优先级和中断向量表
 - ◇ 支持中断处理

2.2 系统时钟和机器周期

本芯片系统时钟频率最高支持 16MHz。通过片内时钟生成器产生四个不重叠的正交时钟 phase1 (p1)，phase2 (p2)，phase3 (p3) 和 phase4 (p4)。四个不重叠的正交时钟组成一个机器周期。

2.3 指令集概述

本芯片采用 HR7P 系列 66 条精简指令集系统。

除了部分满足条件跳转与控制程序流程的指令需要两个机器周期来完成，其他指令的执行都是在一个机器周期中完成。4 个系统时钟周期为一个机器周期，若芯片系统时钟频率为 4MHz，一个机器周期的时间为 1 μ s。

具体指令集请参考《附录 指令集》。

2.4 程序计数器 (PC) 和硬件堆栈

2.4.1 程序计数器 (PC)

本芯片支持 12 位程序计数器 (PC)，可寻址范围 $000_H \sim FFF_H$ ，超出地址范围会导致循环。芯片复位后，PC 指向 000_H 。中断向量入口地址位于 004_H 、 008_H 、 $00C_H$ 、 010_H 、 014_H 、 018_H 、 $01C_H$ 、 020_H 和 024_H 。

12 位的程序计数器 PC<11:0>，其中 PC<7:0> 可通过 PCRL 寄存器直接读写，而 PC<11:8> 不能直接读写，只能通过 PCRH<3:0> 寄存器来间接赋值。复位时，PCRL、PCRH 寄存器和 PC 都会被清零。PC 硬件堆栈操作不会影响 PCRH 寄存器的值。

下面是执行各种指令时，PC 值的变化情况：

- ◇ 通过指令直接修改 PC 值时，对 PCRL 的赋值或者执行以 PCRL 为目标寄存器的指令操作，可直接修改 PC<7:0>，同时 PCRH<3:0> 赋值给 PC<11:8>，即 $PC<7:0> = PCRL<7:0>$ ；同时 $PC<11:8> = PCRH<3:0>$ 。因此，修改 PC 值时，应先修改 PCRH<3:0> 寄存器的值，再修改 PCRL<7:0> 寄存器的值；
- ◇ 执行 CALL，GOTO 指令时，PC 值低 11 位由指令码中的 11 位立即数（操作数）提供，而 $PC<11> = PCRH<3>$ ；
- ◇ 执行其他指令时，PC 值自动加 1。

应用实例：以 PCRL 为目标寄存器的指令应用程序

```

.....
MOVI    pageaddr
MOVA    PCRH      ; 设置表格页面地址
MOVI    tableaddr ; 设置偏移量给 A 寄存器
CALL    TABLE   ; 调用子程序方式查表
.....

TABLE:
ADD     PCRL      ; PC 加上偏移量，指向访问的地址
RETIA   0X01
RETIA   0X02
RETIA   0X03
.....

```

2.4.2 硬件堆栈

芯片内有 8 级硬件堆栈，堆栈位宽与 PC 位宽相等，用于 PC 的压栈和出栈。执行 CALL、或中断被响应后，PC 自动压栈保护；当执行 RET、RETIA 或 RETIE 指令时，堆栈会将最近一次压栈的值恢复至 PC。

硬件堆栈只支持 8 级缓冲操作，即硬件堆栈只保存最近的 8 次压栈值，对于连续超过 8 次的压栈操作，第 9 次的压栈数据会覆盖第 1 次压栈的数据，使得第 1 次的压栈数据丢失。同样，超过 8 次的连续出栈，第 9 次出栈操作，可能使得程序流程不可控。

2.5 特殊功能寄存器

寄存器名称		选择寄存器 (BSET)	
地址	081 _H 181 _H		
复位值	1111 1111		
PS<2:0>	bit2-0	R/W	T8N/WDT 分频比选择位 000: 1:2 001: 1:4 010: 1:8 011: 1:16 100: 1:32 101: 1:64 110: 1:128 111: 1:256
PSA	bit3	R/W	预分频器选择位 0: 预分频器用于 T8N 1: 预分频器用于 WDT
T8NSE	bit4	R/W	T8N 时钟沿选择位 0: T8NCKI 外部时钟上升沿计数 1: T8NCKI 外部时钟下降沿计数
T8NCS	bit5	R/W	T8N 时钟源选择位 0: 内部系统时钟 4 分频 Fosc/4 1: T8NCKI 外部时钟输入
PEG	bit6	R/W	PINT 中断信号触发边沿选择位 0: PINT 端口的下降沿触发 1: PINT 端口的上升沿触发
-	bit7	-	未用

寄存器名称		程序状态字寄存器 (PSW)	
地址	003 _H 083 _H 103 _H 183 _H		
复位值	0000 0xxx		
C	bit0	R/W	全进位/全借位 0: 无进位或有借位 1: 有进位或无借位
DC	bit1	R/W	半进位/半借位, 对加/减指令 0: 低四位无进位或低四位有借位 1: 低四位有进位或低四位无借位
Z	bit2	R/W	零标志位 0: 算术或逻辑运算的结果不为零 1: 算术或逻辑运算的结果为零
-	bit7-3	-	未用

寄存器名称	存储体选择寄存器 (BKSR)			
地址	00C _H 08C _H 10C _H 18C _H			
复位值	0000 0000			
RP<1:0>	bit1-0	R/W	寄存器空间选择位 (直接寻址)	
			RP<1:0>	存储体组选择
			00	存储体组 0 (000 _H ~ 07F _H)
			01	存储体组 1 (080 _H ~ 0FF _H)
			10	存储体组 2 (100 _H ~ 17F _H)
11	存储体组 3 (180 _H ~ 1FF _H)			
-	bit3-2	-	未用	
IRP	bit4	R/W	和 IAA<7>组成寄存器空间选择位 (间接寻址)	
			IRP :IAA<7>	存储器组选择
			00	存储体组 0 (000 _H ~ 07F _H)
			01	存储体组 1 (080 _H ~ 0FF _H)
			10	存储体组 2 (100 _H ~ 17F _H)
11	存储体组 3 (180 _H ~ 1FF _H)			
-	bit7-5	-	未用	

第 3 章 存储资源

3.1 程序存储器

3.1.1 概述

本芯片的程序存储器为 4K Words FLASH。程序计数器 PC 为 12 位字宽，可寻址范围 000_H ~ FFF_H，寻址超出 FFF_H 就会导致循环。复位向量位于 000_H，中断向量入口地址位于 004_H、008_H、00C_H、010_H、014_H、018_H、01C_H、020_H 和 024_H。

3.1.2 寻址方式

程序存储器支持直接寻址。程序指针 PC 通过直接寻址，从程序存储器中获取执行指令。

3.1.3 程序存储空间地址和堆栈示意图




图 3-1 程序区地址映射和堆栈示意图

3.2 数据存储器

3.2.1 数据存储空间地址映射

数据存储器由特殊功能寄存器和通用数据寄存器构成，可分为 4 个存储体组（存储体组 0~3）。存储体组 0 由特殊功能寄存器空间 0 和通用数据寄存器空间 0 构成，存储体组 1 由特殊功能寄存器空间 1 和通用数据寄存器空间 1 构成，存储体组 2 由特殊功能寄存器空间 2 和通用数据寄存器空间 2 构成，存储体组 3 由特殊功能寄存器空间 3 和通用数据寄存器空间 3 构成。其中，0F0_H~0FF_H、170_H~17F_H、1F0_H~1FF_H的地址空间被映射到与 070_H~07F_H相同的物理存储空间




图 3-2 数据区地址映射示意图

3.2.2 寻址方式

数据存储器的寻址可以采用直接寻址和间接寻址。

直接寻址:

存储体选择寄存器 (BKSR) 的 RP<1:0>位为直接寻址的高位地址, 用于在存储体组 0~3 中进行选择; 指令码中的操作数为 7 位地址信息, 用于在所选的存储体组内直接寻址。

间接寻址:

存储体选择寄存器 (BKSR) 的 IRP 位和索引寄存器 (IAA) 的最高位组成间接寻址的高位地址, 用于在存储体组 0~3 中进行选择; IAA 的低 7 位存放低位地址信息, 用于在所选的存储体组内寻址。间接寻址是通过 IAD 寄存器的读/写来完成的。

IAD 寄存器不是一个物理寄存器, 当对 IAD 寄存器进行读/写时, 实际上是访问 IAA 内容所指向的单元, 即 IAA 作为间接寻址的地址寄存器使用, IAD 作为间接寻址的数据寄存器使用。如果将 IAD 寄存器本身作为目标地址进行间接寻址, 读取的结果为 00H, 写操作将视为空操作 (可能会影响状态位)。

应用例程: 采用间接寻址将存储体组 0 (020H ~ 02FH) 的寄存器清零。

```

.....
BCC   BKSR, IRP   ; 选择存储体组
MOVI  0X20        ; 对指针初始化
MOVA  IAA         ; IAA 指向 RAM
NEXT1:
CLR   IAD         ; 清零 IAD 寄存器
INC   IAA         ; 指针 IAA 内容加 1
JBS   IAA, 4      ;
GOTO  NEXT1       ; 未完成, 循环到下一个单元清零
CONTINUE: .....  ; 已经完成, 继续执行后面的程序
.....

```

应用例程: 采用间接寻址方式把数据 5AH 写入存储体组 1 中 0B0H ~ 0B7H 内。

```

.....
CONTINUE:
BCC   BKSR, IRP   ; 选择存储体组
MOVI  0XB0        ; 对指针初始化
MOVA  IAA         ; IAA 指向 RAM
NEXT1:
MOVI  0X5A        ; 对 A 寄存器赋值 5AH

```

MOVA	IAD	;	间接寻址赋值
INC	IAA	;	指针 IAA 内容加 1
MOVI	0XB8	;	对 A 寄存器赋值 B8 _H
XOR	IAA, 0	;	IAA 值与 B8 _H 异或
JBS	PSW, Z	;	判断 IAA 值是否为 B8 _H
GOTO	NEXT1	;	IAA 值不是 B8 _H , 继续循环
CONTINUE:	;	IAA 值为 B8 _H , 继续执行后面的程序

3.2.3 特殊功能寄存器空间

特殊功能寄存器主要由特殊功能寄存器空间 0 ~ 3 构成，具体特殊功能寄存器地址映射，请参考下面表格：

特殊功能寄存器空间 0：

地址	寄存器名称	功能说明	备注
000 _H	IAD	间接寻址数据寄存器	-
001 _H	T8N	T8N 寄存器	-
002 _H	PCRL	低 8 位程序计数器	-
003 _H	PSW	程序状态字寄存器	-
004 _H	IAA	间接寻址地址寄存器	-
005 _H	PA	PA 端口电平状态寄存器	-
006 _H	PB	PB 端口电平状态寄存器	-
007 _H	PC	PC 端口电平状态寄存器	-
008 _H	-	-	-
009 _H	-	-	-
00A _H	PCRH	高 8 位程序计数器	-
00B _H	INTC0	中断控制寄存器 0	-
00C _H	BKSR	存储体组选择寄存器	-
00D _H	INTF0	中断标志寄存器 0	-
00E _H	T16GL	T16G 计数器低 8 位	-
00F _H	T16GH	T16G 计数器高 8 位	-
010 _H	T16GC	T16G 控制器	-
011 _H	T8P1	T8P1 寄存器	-
012 _H	T8P1C	T8P1 控制寄存器	-
013 _H	CALR	内部时钟校准寄存器	-
014 _H	INTF1	中断标志寄存器 1	-
015 _H	TE2L	TE2 寄存器低 8 位	-
016 _H	TE2H	TE2 寄存器高 8 位	-
017 _H	TE2C	TE2 控制寄存器	-
018 _H	TE2PWMC	EPWM 配置寄存器	-
019 _H	TE2AS	TE2 自动关闭寄存器	-
01A _H	N_PAPU	PA 弱上拉控制寄存器	-
01B _H	N_PBPU	PB 弱上拉控制寄存器	-
01C _H	INTF2	中断标志寄存器 2	-
01D _H	T8P1P	T8P1 周期寄存器	-
01E _H	ADCRL	低 8 位 ADC 转换值寄存器	-
01F _H	ADCC0	ADC 控制寄存器 0	-

特殊功能寄存器空间 1:

地址	寄存器名称	功能说明	备注
080 _H	IAD	间接寻址数据寄存器	-
081 _H	BSET	选择寄存器	-
082 _H	PCRL	低 8 位程序计数器	-
083 _H	PSW	程序状态字寄存器	-
084 _H	IAA	间接寻址地址寄存器	-
085 _H	PAT	PA 端口输入输出控制寄存器	-
086 _H	PBT	PB 端口输入输出控制寄存器	-
087 _H	PCT	PC 端口输入输出控制寄存器	-
088 _H	-	-	-
089 _H	-	-	-
08A _H	PCRH	高 8 位程序计数器	-
08B _H	INTC0	中断控制寄存器 0	-
08C _H	BKSR	存储体组选择寄存器	-
08D _H	INTE0	中断使能寄存器 0	-
08E _H	PWRC	电源状态寄存器	-
08F _H	INTC1	中断控制寄存器 1	-
090 _H	INTP	中断优先级寄存器	-
091 _H	T8P2	T8P2 寄存器	-
092 _H	T8P2C	T8P2 控制寄存器	-
093 _H	O SCC	内部时钟控制寄存器	-
094 _H	INTE1	中断使能寄存器 1	-
095 _H	ACPC	模拟比较控制寄存器	-
096 _H	VRC	参考电压控制寄存器	-
097 _H	TE1L	TE1 寄存器低 8 位	-
098 _H	TE1H	TE1 寄存器高 8 位	-
099 _H	TE1C	TE1 控制寄存器	-
09A _H	ADSEL	ADC 端口控制寄存器	-
09B _H	WKDC	唤醒延时控制寄存器	-
09C _H	INTE2	中断使能寄存器 2	-
09D _H	T8P2P	T8P2 周期寄存器	-
09E _H	ADCRH	高 8 位 ADC 转换值寄存器	-
09F _H	ADCC1	ADC 控制寄存器 1	-

特殊功能寄存器空间 2:

地址	寄存器名称	功能说明	备注
100 _H	IAD	间接寻址数据寄存器	-
101 _H	T8N	T8N 寄存器	-
102 _H	PCRL	低 8 位程序计数器	-
103 _H	PSW	程序状态字寄存器	-
104 _H	IAA	间接寻址地址寄存器	-
105 _H	PA	PA 端口电平状态	-
106 _H	PB	PB 端口电平状态	-
107 _H	PC	PC 端口电平状态	-
108 _H	-	-	-
109 _H	-	-	-
10A _H	PCRH	高 8 位程序计数器	-
10B _H	INTC0	中断控制寄存器 0	-
10C _H	BKSR	存储体组选择寄存器	-
10D _H	-	-	-
10E _H	-	-	-
10F _H	-	-	-

特殊功能寄存器空间 3:

地址	寄存器名称	功能说明	备注
180 _H	IAD	间接寻址数据寄存器	-
181 _H	BSET	选择寄存器	-
182 _H	PCRL	低 8 位程序计数器	-
183 _H	PSW	CPU 状态	-
184 _H	IAA	间接寻址地址寄存器	-
185 _H	PAT	PA 端口输入输出控制寄存器	-
186 _H	PBT	PB 端口输入输出控制寄存器	-
187 _H	PCT	PC 端口输入输出控制寄存器	-
188 _H	-	-	-
189 _H	-	-	-
18A _H	PCRH	高 8 位程序计数器	-
18B _H	INTC0	中断控制寄存器 0	-
18C _H	BKSR	存储体组选择寄存器	-
18D _H	-	-	-
18E _H	-	-	-
18F _H	-	-	-

3.2.4 通用数据存储器

本芯片的通用数据存储器所在物理地址范围为 020_H ~ 07F_H (存储体组 0)、0A0_H ~ 0FF_H (存储体组 1)、120_H ~ 17F_H (存储体组 2) 和 1F0_H ~ 1FF_H (存储体组 3)。其中, 0F0_H ~ 0FF_H、170_H ~ 17F_H 和 1F0_H ~ 1FF_H 映射到地址 070_H ~ 07F_H 作为公用数据存储区。通用数据存储器物理空间共 256 Bytes。

通用数据存储器用于在指令运行过程中, 存放数据或控制信息, 其内容在上电复位后是不确定的。

通用数据存储器能够直接寻址, 也可通过索引寄存器 IAA 间接寻址。




图 3-3 通用数据存储器地址映射示意图

第 4 章 输入/输出端口

4.1 概述

本芯片最多支持 17 个 I/O 端口。

所有 I/O 端口都是 TTL/SMT 输入和 CMOS 输出驱动。每个端口都有相应的控制寄存器 PxT，来进行输入/输出控制。若 PxT 置 1，则 I/O 端口为输入状态；若 PxT 清 0，则 I/O 端口为输出状态。

当 I/O 管脚处于输出状态时，其电平由 Px 寄存器决定。1 为高电平，0 为低电平。

当 I/O 管脚处于输入状态时，其电平状态可由 Px 寄存器读取。

除 PC 端口没有内部弱上拉控制外，其它 IO 端口都有独立的内部弱上拉控制寄存器。I/O 端口弱上拉是否使能由 N_PxPU 寄存器决定。若 N_PxPU 置 1，则 I/O 端口弱上拉禁止；若 N_PxPU 置 0，则 I/O 端口弱上拉使能。当端口设置为输出和模拟输入端口时，内部弱上拉自动禁止。

当对 Px 寄存器执行读-修改-写操作时，先读取该组 I/O 的端口电平，修改后再写回 Px 寄存器。位操作属于读-修改-写操作，因此对端口的位操作有可能影响同组 I/O 的 Px 寄存器。

支持管脚复用。当管脚复用时，管脚电平由复用功能决定。具体说明及设置请参考《管脚说明》和《I/O MUX》章节。

管脚	0	1	2	3	4	5	6	7	备注
PA	B	B	B	B	B	-	B	B	-
PB	B	B	B	B	B	B	B	B	-
PC	A	A	-	-	-	-	-	-	-

表 4-1 I/O 端口结构信息表

注：A 表示端口结构图 A，B 表示端口结构图 B。两种结构图如下。




图 4-1 输入/输出端口结构图 A




图 4-2 输入/输出端口结构图 B

4.2 I/O MUX

管脚名	管脚复用	PAT	外设使能	备注
PA0	PA0	-	-	-
	AIN0	1	设置 ADC 端口控制寄存器 ADSEL	-
	CIN0	1	设置 ACP 控制寄存器 ACPM<2:0>	-
	ISPSCK	1	-	-
PA1	PA1	-	-	-
	AIN1	1	设置 ADC 端口控制寄存器 ADSEL	-
	CIN1	1	设置 ACP 控制寄存器 ACPM<2:0>	-
	ISPSDA	-	-	-
PA2	PA2	-	-	-
	AIN2	1	设置 ADC 端口控制寄存器 ADSEL	-
	CIN2	1	设置 ACP 控制寄存器 ACPM<2:0>	-
PA3	PA3	-	-	-
	AIN3	1	设置 ADC 端口控制寄存器 ADSEL	-
	CIN3	1	设置 ACP 控制寄存器 ACPM<2:0>	-
	C1OUT	0	设置 ACP 控制寄存器 ACPM<2:0>	-
	ADVREF	1	设置 ADC 控制寄存器 ADCC1<6>	-
PA4	PA4	-	-	-
	AIN4	1	设置 ADC 端口控制寄存器 ADSEL	-
	T8NCKI	1	设置 T8N 控制寄存器 T8NCS	-
	C2OUT	0	设置 ACP 控制寄存器 ACPM<2:0>	-
PA6	PA6	-	-	-
	AIN5	1	设置 ADC 端口控制寄存器 ADSEL	-
	OSC2	1	配置芯片配置字位 OSCS<2:0>	-
	CLKO	0	配置芯片配置字位 OSCS<2:0>	-
	T16GGI	1	设置 T16G 控制寄存器 T16GC<6>	-
	T16GOSC2	-	配置芯片配置字位 OSCS<2:0>, 设置 T16G 控制寄存器 T16GC<3>	-
PA7	PA7	-	-	-
	AIN6	1	设置 ADC 端口控制寄存器 ADSEL	-
	OSC1	1	配置芯片配置字位 OSCS<2:0>	-
	CLKI	1	配置芯片配置字位 OSCS<2:0>	-
	T16GCKI	1	设置 T16G 控制寄存器 T16GC<1:0>	-
	T16GOSC1	-	配置芯片配置字位 OSCS<2:0>, 设置 T16G 控制寄存器 T16GC<3>	-

【续】

管脚名	管脚复用	PAT	外设使能	备注
PB0	PB0	-	-	-
	PINT0	1	设置中断使能控制寄存器 INTC0 位 PIE0	-
	N_EPAS1	1	设置 TE2 自动关断寄存器位 EPWMAS1	-
PB1	PB1	-	-	-
	PINT1	1	设置中断使能控制寄存器 INTE1 位 PIE1	-
PB2	PB2	-	-	-
	PINT2	1	设置中断使能控制寄存器 INTE1 位 PIE2	-
	TE1PWM	0	TE1C<3>=1	-
PB3	PB3	-	-	-
	PINT3		设置中断使能控制寄存器 INTE1 位 PIE3=1	-
	TE2CI	-	设置 TE2C 控制寄存器 TE2M<3:0>	-
	TE2CO	-	设置 TE2C 控制寄存器 TE2M<3:0>	-
	EP1A	-	设置 TE2C 控制寄存器 TE2M<3:0> 和 P1M<1:0>	-
PB4	PB4	-	-	-
	N_EPAS0	-	设置 TE2 自动关断寄存器位 EPWMAS0	-
PB5	PB5	-	-	-
	EP1B	-	设置 TE2C 控制寄存器 TE2M<3:0> 和 P1M<1:0>	-
PB6	PB6	-	-	-
	EP1C	-	设置 TE2C 控制寄存器 TE2M<3:0> 和 P1M<1:0>	-
PB7	PB7	-	-	-
	EP1D	-	设置 TE2C 控制寄存器 TE2M<3:0> 和 P1M<1:0>	-
PC0	PC0	-	-	-
	AIN7		设置 ADC 端口控制寄存器 ADSEL	
PC1	PC1	-	-	-

4.3 I/O端口弱上拉

管脚	0	1	2	3	4	5	6	7
PA	支持	支持	支持	支持	支持	-	支持	支持
PB	支持	支持	支持	支持	支持	支持	支持	支持
PC	不支持	不支持	-	-	-	-	-	-

表 4-2 I/O 端口弱上拉

4.4 外部中断

4.4.1 外部端口中断 (PINT)

I/O 端口支持四个外部端口中断。每个外部端口中断由相应的 PIE<3:0>使能，通过 PEG 选择上升沿触发还是下降沿触发。中断产生将影响相应的中断标志 PIF<3:0>。

管脚名	中断名	中断使能	端口输入	触发选择	中断标志
PB0	PINT0	PIE0	PINT0	PEG	PIF0
PB1	PINT1	PIE1	PINT1	PEG	PIF1
PB2	PINT2	PIE2	PINT2	PEG	PIF2
PB3	PINT3	PIE3	PINT3	PEG	PIF3

表 4-3 外部端口中断

4.4.2 外部按键中断 (KINT)

I/O 端口支持八个外部按键中断。

按键中断的触发条件为，使能的外部按键输入电平，与上一次对该端口进行读/写操作时的电平相比，发生变化时，将产生外部按键中断 KINTx。

KIE_x 为外部按键中断的使能位。KIF_x 为外部按键中断的中断标志位。

清除外部按键中断标志位前，必须对所有使能的外部按键输入端口进行一次读/写访问，使比较参考电平与当前输入电平一致，否则标志位无法被清除。

管脚名	中断名	中断使能	端口输入	中断标志
PA0	KINT0	KIE0	KIN0	KIF0
PA1	KINT1	KIE1	KIN1	KIF1
PA2	KINT2	KIE2	KIN2	KIF2
PA3	KINT3	KIE3	KIN3	KIF3
PB4	KINT4	KIE4	KIN4	KIF4
PB5	KINT5	KIE5	KIN5	KIF5
PB6	KINT6	KIE6	KIN6	KIF6
PB7	KINT7	KIE7	KIN7	KIF7

表 4-4 外部按键中断

4.5 特殊功能寄存器

寄存器名称		端口数据寄存器 (PA/PB)	
地址		PA: 005 _H 105 _H PB: 006 _H 106 _H	
复位值		XXXX XXXX	
Px<7:0>	bit7-0	R/W	Px 端口电平状态 0: 低电平 1: 高电平

寄存器名称		端口数据寄存器 (PC)	
地址		PC: 007 _H 107 _H	
复位值		XXXX XXXX	
Px<1:0>	Bit1-0	R/W	Px 端口电平状态 0: 低电平 1: 高电平

寄存器名称		端口方向寄存器 (PAT/PBT)	
地址		PAT: 085 _H 185 _H PBT: 086 _H 186 _H	
复位值		1111 1111	
PxT<7:0>	bit7-0	R/W	Px 端口输入输出状态 0: 输出状态 1: 输入状态

寄存器名称		端口方向寄存器 (PCT)	
地址		PCT: 087 _H 187 _H	
复位值		1111 1111	
PxT<1:0>	Bit1-0	R/W	Px 端口输入输出状态 0: 输出状态 1: 输入状态

寄存器名称		弱上拉控制寄存器 (N_PAPU/N_PBPU)	
地址		N_PAPU: 01A _H N_PBPU: 01B _H	
复位值		1111 1111	
N_PxPU<7:0>	bit7-0	R/W	Px 端口弱上拉控制 0: 使能 1: 禁止

第 5 章 外设

5.1 定时器/计数器模块 (Timer/Counter)

本芯片包含 1 组 8 位定时器/计数器 (T8N)、2 组 PWM 时基定时器 (T8P1/T8P2) 和 1 组 16 位门控定时器 (T16G)。此外, 还包含 2 组定时器/计数器扩展模块 (TE1/TE2)。

5.1.1 8 位定时器/计数器 (T8N)

5.1.1.1 概述

- 时钟源为系统时钟 4 分频 $F_{osc}/4$ 或者外部输入时钟 T8NCKI
- 支持定时器模式和计数器模式
- 支持 1 组可配置预分频器
- 休眠模式下不工作
- 支持计数溢出中断




图 5-1 T8N 内部结构图

5.1.1.2 工作模式

T8N 通过 T8NCS 位 (BSET<5>) 的设置来选择工作模式。

设置 T8NCS 为 0, T8N 为定时器模式, 使用系统时钟 4 分频作为时钟源。不使用预分频器时, T8N 寄存器的递增周期为一个机器周期。当使用预分频器时, T8N 寄存器的递增周期为预分频器的输出时钟周期。

设置 T8NCS 为 1, T8N 为计数器模式, 使用外部时钟源。时钟信号是从 T8NCKI 端口输入, 通过 T8NSE 位 (BSET<4>) 的设置来选择对外部时钟的上升沿或下降沿计数。当 T8NSE 位为 0 时, 选择上升沿计数; T8NSE 位为 1 时, 选择下降沿计数。T8N 寄存器在外部时钟的上升沿或下降沿递增。通过内部相位时钟 p2 和 p4 采样, 来实现 T8NCKI 与内部相位时钟的同步。因此, T8NCKI 保持高电平或者低电平的时间, 至少为 4 个系统时钟周期。

5.1.1.3 预分频器

通过 PSA 位的设置 (BSET<3>) 来选择预分频是否被分配给 T8N。当预分频器分配给 T8N 时, 任何对 T8N 寄存器的写操作都会把预分频器的计数值清零, 但不改变预分频器的分频比。预分频器的计数值无法读写, 分频比可由 PS<2:0> (BSET<2:0>) 来配置。

5.1.1.4 中断标志

T8N 提供了一个计数溢出中断标志。当 T8N 寄存器递增计数, 计数值由 FF_H 变为 00_H 时, T8N 寄存器发生溢出, T8NIF 位 (INTC0<2>) 置 1, 如果 T8NIE 位 (INTC0<5>) 使能, 并且全局中断 GIE 使能, 则产生 T8N 溢出中断。否则中断不被响应。在重新使能这个中断之前, 为了避免误触发中断, T8NIF 位必须软件清零。在单片机进入休眠模式后, T8N 停止计数, 因此不会产生中断。

5.1.2 8 位 PWM 时基定时器 (T8P1/T8P2)

5.1.2.1 概述

- 时钟源为系统时钟源, 频率为 Fosc/4
- 支持定时器模式
- 支持可配置预分频器和可配置后分频器
- 支持周期寄存器, 存放计数周期
- 计数器同周期寄存器比较, 匹配时产生匹配信号, 并清零计数器
- 通过定时器/计数器扩展模块, 支持 PWM 输出功能扩展




图 5-2 T8Px 内部结构图

注: T8PxP 为 T8Px 周期寄存器。

5.1.2.2 工作模式

T8Px 支持定时器模式, 时钟源为系统时钟 4 分频 (Fosc/4)。通过定时器/计数器扩展模块, 可以实现标准 PWM 和增强型 PWM 功能扩展输出, 请参考《5.1.4.2 TE1 脉宽调制功能扩展》与《5.1.4.5 TE2 脉宽调制功能扩展》章节。

5.1.2.3 预分频器和后分频器

T8Px 包括 1 个可配置预分频器和 1 个可配置后分频器。预分频器的计数值无法读写，分频比可由 T8PxPRS<1:0> (T8PxC<1:0>) 来配置。后分频器的计数值也无法读写，分频比可由 T8PxPOS<3:0> (T8PxC<6:3>) 来配置。修改 T8Px 的控制寄存器或 T8P 计数器，都会清零预分频器和后分频器的计数值。

5.1.2.4 中断标志

T8Px 支持 1 个周期寄存器和 1 个计数寄存器，都为 8 位可读写寄存器。当 T8Px 计数器的计数值递增到与周期寄存器的值相等时，产生一次匹配信号。后分频器会对这一匹配信号进行计数，当满足后分频器的设定值时，T8PxIF 置 1，如果 T8PxIE 使能，并且外设中断 PEIE 和全局中断 GIE 使能，则产生 T8Px 中断，否则中断不被响应。在重新使能这个中断之前，为了避免误触发中断，T8PxIF 位必须软件清零。在单片机进入休眠模式后，T8Px 不工作，因此不产生中断。

应用例程：设置 T8P1 定时器选择预分频为 1:4，后分频为 1:1

```

.....
BCC      BCSR,RP1
BSS      BCSR,RP0      ; 选择存储体组 1
MOVI     0X30
MOVA     T8P1P          ; 设置 T8P1 定时器的周期
MOVI     0X05
MOVA     T8P1C          ; 设置预分频和后分频
.....

```


5.1.3 16 位定时器/计数器 (T16G)

5.1.3.1 概述

- 时钟源为系统时钟 4 分频 $F_{osc}/4$ ，外部输入时钟 T16GCKI 或者 LP 模式晶体/陶瓷振荡器
- 支持定时器模式和计数器模式
- 支持同步计数模式和异步计数模式（采用外部时钟源时）
- 支持 2 组计数器 (T16GL 和 T16GH)，可以对系统时钟 4 分频/预分频输出进行计数，或对外部时钟边沿进行计数
- 支持门控设计，通过门控信号控制 T16G 计数
- 支持可配置预分频器
- 支持计数溢出中断。异步计数模式，休眠状态下，中断可唤醒单片机
- 通过定时器/计数器扩展模块，支持捕捉功能扩展
- 通过定时器/计数器扩展模块，支持比较器功能扩展




图 5-3 T16G 内部结构图

5.1.3.2 工作模式

T16G 通过 T16GCS (T16GC<1>) 的设置来选择工作模式。在计数模式时, 通过 T16GSYN (T16GC<2>) 设置来选择同步计数模式或异步计数模式。

1. T16G 定时器模式

当 T16GCS = 0 时, T16G 工作在定时器模式, 此时 T16G 的时钟源是系统时钟的 4 分频。

2. T16G 同步计数器模式

当 T16GCS = 1, T16GSYN = 0 时, T16G 工作在同步计数模式下。因为外部时钟需要与系统时钟的 4 分频时钟 p4 同步, 所以通过 T16GCKI 端口上输入的外部时钟脉冲信号的高电平或低电平时间, 至少为 4Tosc (一个机器周期)。

T16G 在同步计数器模式时, 如果单片机进入了休眠状态, 虽然外部的时钟输入仍在工作, 但因为时钟同步模块也进入休眠状态, 所以 T16G 不进行计数。

注: 同步计数模式下, 外部时钟输入高电平/低电平的时间, 要大于 1 个机器周期, 小于 1 个机器周期的脉冲可能会丢失。

3. T16G 异步计数器模式

当 T16GCS = 1, T16GSYN = 1 时, T16G 工作在异步计数模式下。T16G 异步计数器在休眠期间继续工作并在溢出时产生中断, 该中断能够唤醒单片机。

4. T16G 扩展功能

通过定时器/计数器扩展模块, T16G 可以支持捕捉功能和比较器功能两种扩展功能, 请参考《5.1.4.3 T16G 捕捉功能扩展》和《5.1.4.4 T16G 比较器功能扩展》章节。

5.1.3.3 振荡器

T16G 支持外部 LP 振荡器。当芯片工作在不带 CLKO 输出的内部时钟源时, 通过将 T16GOSCEN 位置 1, 可以复用 LP 振荡器时钟作为 T16G 时钟源。T16G 振荡器频率约为 32KHz。

注: 由于 T16G 共用时钟源和门控管脚, 所以当使用外部 LP 振荡模式时, T16G 不支持门控功能。

5.1.3.4 门控设计

T16G 支持门控设计,在 T16G 计数模式下,如果门控使能位 T16GGEN(T16GC<6>)使能,可以通过门控信号 T16GGI 对 T16G 的计数功能进行门控。同时通过 T16GGINV (T16GC<7>)来设置 T16G 计数时门控信号 T16GGI 的有效电平。当 T16GGINV=0 时, T16G 在门控信号 T16GGI 为低电平时计数;当 T16GGINV=1 时, T16G 在门控信号 T16GGI 为高电平时计数。




图 5-4 T16G 定时器门控计数

5.1.4 定时器/计数器扩展模块 (TE)

5.1.4.1 TE概述

本芯片包含两组 TE，分别为 TE1 和 TE2。

TE1 只支持 T8Px 脉宽调制功能扩展，此脉宽调制功能扩展为标准 PWM 功能扩展。

TE2 支持 3 种功能扩展模式：T16G 捕捉功能扩展、T16G 比较器功能扩展和 T8P1 脉宽调制功能扩展（此脉宽调制功能扩展为增强 PWM 功能扩展，即 EPWM），通过设置 TE2M<3:0>选择相应的扩展模式。

5.1.4.2 TE1 脉宽调制功能扩展 (标准PWM功能扩展)

当 TE1 设置为标准 PWM 输出时，PWM 端口可产生 10 位分辨率的 PWM 输出。在初始化 PWM 端口时，必须将相应的 PWM 端口所在的管脚设置成输出状态。

标准 PWM 功能扩展可选择 T8P1 或 T8P2 作为时基，具体由 TE1C 寄存器的 PWMTBS 位选择。

PWM 的周期由 PWM 时基定时器 T8Px (x = 1,2)提供。T8Px 作为 PWM 的时基定时器时，只使用预分频器对计数时钟进行分频，后分频器无效。T8Px 从 0 开始递增计数，当计数值等于 T8PxP 时，完成了 PWM 的计数周期。满足计数周期时，将会进行如下操作：TE1 端口被置 1(但如果 PWM 的占空比为 0%，TE1 端口将不会置 1)；TE1L 被锁存到 TE1H；T8Px 被清零并重新开始递增计数。

PWM 脉宽由写入 TE1L 寄存器和 TE1C<5:4>寄存器的值来决定。TE1L 和 TE1C<5:4>寄存器在任何时候都是可写的，但是新写入的值，要到 T8PxP 与 T8Px 相等后（即周期完成），才锁存到 TE1H 和 resbuf<1:0>寄存器。如果 PWM 脉宽比 PWM 周期要长或者相等，PWM 端口不会清零。在 PWM 方式下，TE1H 是一个只读寄存器。




图 5-5 TE1 在 PWM 功能扩展的内部结构图

对于 PWM 输出，波形如下图所示：




图 5-6 PWM 输出示意图

关闭 TE1 的 PWM 功能后，原来复用为 PWM 端口的管脚，恢复为普通 I/O 端口。

PWM 公式如下：

$$\text{PWM 周期} = [(T8PxP)+1] \times 4 \times T_{osc} \times (T8Px \text{ 预分频比})$$

$$\text{PWM 频率} = 1 / (\text{PWM 周期})$$

$$\text{PWM 脉宽} = (TE1L:TE1C<5:4>) \times T_{osc} \times (T8Px \text{ 预分频比})$$

$$\text{PWM 占空比} = (TE1L:TE1C<5:4>) / 4 [(T8PxP)+1]$$

给定 PWM 频率，PWM 的最大分辨率可计算为：

$$\text{分辨率} = \frac{\log\left(\frac{F_{osc}}{F_{pwm} * F_{T8PxPRS}}\right)}{\log 2}$$

$F_{T8PxPRS}$ 是 T8Px 预分频器的分频比。

应用实例：对 PWM 的运行进行设定可产生周期为 256μs，占空比为 50% 脉冲波形（主时钟采用 4MHz）

```

BCC      BKSR,RP1
BCC      BKSR,RP0      ; 选择存储体组 0
MOVI     0xFF          ; 将 0xFF 送至 A
MOVA     T8P1P         ; 设置 PWM 周期
BSS      BKSR,RP0      ; 选择存储体组 1
MOVI     0x80          ; 设置 PWM 脉宽
MOVA     TE1L
MOVI     0x0C
MOVA     T8P1C
MOVI     0x08          ; 设置 T8P1 为 PWM 时基
MOVA     TE1C
    
```

MOVI 0XF7 ; 设置 PB3 为输出口
MOVA PBT
.....

5.1.4.3 TE2 捕捉功能扩展

当 TE2M<3:0> = 0100~ 0111 时, TE2 配置为捕捉器功能扩展。TE2 对 TE2CI 的输入信号实时监测, TE2 为捕捉器, T16G 为计数器。在初始化 T16G 时, 必须将其设置成定时器模式或者同步计数器模式, 将相应的 TE2CI 端口所在的管脚设置成输入状态。

当 TE2CI 输入信号的变化状态满足捕捉条件时, TE2 将 T16G 计数器的值捕捉到 TE2 寄存器 (TE2H:TE2L) 中, 并产生 TE2 中断, 产生的中断标志必须由软件清零。当捕捉条件满足时, 若 TE2H/TE2L 内的捕捉值未被及时读取, 那么当下次捕捉条件满足时, 会被新的捕捉值覆盖。

TE2 支持 1 组预分频器。只有当 TE2 作为捕捉器功能时, 预分频器才使用。当 TE2 关闭或配置成其他功能扩展模式时, 预分频器都会被清零并且不被使用。但改变 TE2 的捕捉条件时, 预分频器不会被清零。因此, 当切换 TE2 捕捉条件后, 首次捕捉时, TE2 预分频器的计数初值可能不为 0。

TE2 模式切换时, 也许会导致错误中断产生。为了避免产生错误中断, 用户在改变模式时应该保持 TE2IE 为 0, 并且将标志位 TE2IF 清零。

TE2 支持 4 种捕捉条件:

- 捕捉每 1 个下降沿脉冲
- 捕捉每 1 个上升沿脉冲
- 捕捉每 4 个上升沿脉冲
- 捕捉每 16 个上升沿脉冲




图 5-7 TE2 在捕捉功能扩展的内部结构图

5.1.4.4 TE2 比较器功能扩展

当 TE2 设置成比较器功能扩展时，T16G 与 TE2 一起实现比较器功能。T16G 作为计数器进行递增计数，TE2 存放比较值。当 T16G 中的计数值与 TE2 寄存器（TE2H:TE2L）中存放的比较值相同时，TE2 产生比较匹配，并执行相应的比较匹配事件，及 TE2 中断标志（即 TE2IF 置 1）。该中断标志 TE2IF 需要软件清零。

比较匹配事件可由 TE2C 寄存器中的 TE2M<3:0>位设置，支持以下几种事件：

- TE2CO 端口输出电平翻转
- TE2CO 端口输出高电平
- TE2CO 端口输出低电平
- TE2CO 端口输出电平不受影响
- 特殊事件触发，清零 T16G 计数器




图 5-8 TE2 在比较器功能扩展的内部结构图

5.1.4.5 TE2 脉宽调制功能扩展（增强型PWM功能扩展）

当 TE2 设置成 PWM 功能扩展时，支持 1 路增强型 PWM 功能扩展（即 EPWM），选择 T8P1 作为其时基。输出端口由 TE2C 的 P1M<1:0>位选择。

单桥输出

单桥输出就是标准 PWM 输出，与 TE1 脉宽调制功能扩展相同，前面已经详细介绍。

半桥输出

在半桥输出模式下，有两个端口作为驱动推拉式负载输出。调制波输出到 EP1A 端口，而它的互补信号输出到 EP1B 端口，用这两个端口来驱动负载。在这两个端口输出的调制波之间，可编程设置一个死区延时间 Tdelay，来防止半桥功率器件直通，引起瞬间大电流损坏半桥功耗设备。死区时间的值和主时钟频率和寄存器 TE2PWMC 的值有关，在系统时钟频率固定的条件下，死区时间通过设置 TE2PWMC<6:0>来设置。 $T_{delay} = 4 * T_{osc} * TE2PWMC<6:0>$ 。

在半桥输出模式下，PBT<3>和 PBT<5>必须清零，将端口设置为输出状态。




图 5-9 半桥输出示意图




图 5-10 标准半桥模式电路图

在半桥输出应用中，所有功率开关管是被 EPWM 输出进行调制。如果对上下两个开关管同时进行开关切换，则在很短的时间内，两个开关管可能同时导通，这样就会

造成半桥电路的短路，产生一个很大的电流（直通电流）流过两个开关管。为了防止这种现象的发生，在两个开关切换时加了一段死区时间，保证一个开关完全关断后，才打开另一个开关。

全桥输出

全桥输出包括正向全桥输出和反向全桥输出，共有四个管脚作为输出，但只有两个同时有效。正向全桥输出时，EP1A 保持有效，EP1D 调制输出；反向全桥输出时，EP1C 保持有效，EP1B 调制输出。EP1A/EP1B/EP1C/EP1D 分别复用到 PB<3>和 PB<7:5>端口，其相应的方向控制位 PBT<3>和 PBT<7:5>需清零，将端口设置为输出状态。




图 5-11 全桥应用电路

在全桥输出模式下，用户可以设置寄存器 TE2C 的高位 P1M<1>的值，控制是正向全桥输出还是反向全桥输出。当软件进行方向切换时，当前周期完成后，下一个 PWM 周期改用新的方向输出。在当前 PWM 周期结束时，调制输出端口 EP1B/EP1D 的状态暂时不激活，而非调制输出端口 EP1A/EP1C 的状态翻转。并且在当前调制波输出周期结束，到新的调制波输出之间，必须保持一定的时间间隔，此时间间隔可编程设置，时间值为 $4 * TOSC * (T8P1 \text{ 分频比})$ 。




图 5-12 EPWM 简单模块框图

EPWM 单桥输出示意图




图 5-13 EPWM 单桥输出示意图

EPWM 半桥输出示意图




图 5-14 EPWM 半桥输出示意图

注：以上“延时”表示死区延时时间，为 $4 * T_{osc} * (TE2PWMC<6:0>)$ 。

EPWM 反向全桥输出示意图




图 5-16 EPWM 反向全桥输出示意图

EPWM 自动关断和重启

当自动关断位 EPWMAS0、EPWMAS1 使能自动关断，且 PB0/N_EPAS1 管脚或者 PB4/N_EPAS0 管脚输入为“0”时，会发生自动关断事件。

当关断事件发生后，EPWM 输出管脚处于关断状态，管脚的关断状态可通过设置 TE2AS 寄存器的低四位来控制，可以被设置输出为“1”、“0”或者高阻（三态）。同时，在关断状态下，关断事件标志位 EPWMASS (TE2AS<7>) 置 1。如果关断事件一直保持，关断事件标志位就不会被清零。详见 TE2AS 自动关断寄存器控制位介绍。

EPWM 的重启，通过配置寄存器 PRSEN (TE2PWWC<7>) 位来决定在关断状态下的事件是否自动重启。如果 PRSEN 位为 1，当关断事件撤离后，硬件会自动重启 EPWM 功能；如果 PRSEN 位为 0，当关断事件撤离后，需要用软件清零关断事件标志位，来重启 EPWM 功能；EPWM 重启后，EPWM 的输出会在下一个 PWM 周期正常输出。可参考下图。




图 5-17 PRSEN 为 1，EPWM 关断与自动重启




图 5-18 PRSEN 为 0，EPWM 关断与重启

启动注意事项

TE2M<1:0>位允许用户为每一对 EPWM 输出引脚选择 EPWM 输出信号为高电平有效或低电平有效。EPWM 的输出极性，必须在 EPWM 引脚配置为输出之前选择。由于可能导致应用电路的损坏，因此不推荐在 EPWM 引脚为输出状态时，改变输出极性的配置。在 EPWM 功能扩展模块初始化时，需在初始化工作完成后，再将 EP1A, EP1B, EP1C 和 EP1D 所在的 EPWM 引脚设置为输出状态。

应用例程：当配置 TE2 为增强 PWM 功能扩展半桥输出模式时，可参考以下程序。

```

.....
BCC      BKSR,RP0
BCC      BKSR,RP1
MOVI     0XC8
MOVA     T8P1P      ; 设定 EPWM 的周期
MOVI     0X32
MOVA     TE2L       ; 配置 EPWM 的脉宽
MOVI     0X8C
MOVA     TE2C       ; 半桥输出模式
MOVI     0X8F
MOVA     TE2PWMC    ; 配置死区的延时时间，使能自动重启位
MOVI     0X40
MOVA     TE2AS      ; 使能 PB0 的自动关断功能
MOVI     0X05
MOVA     T8P1C      ; 配置 T8P1 的预分频，启动 T8P1
BSS      BKSR,RP0   ; 选择存储体组 1
BCC      PBT, 3     ; 设置相应的 PBT 为输出
BCC      PBT, 5
.....

```

5.1.5 特殊功能寄存器

寄存器名称		T8N 寄存器 (T8N)	
地址		001 _H 101 _H	
复位值		XXXX XXXX	
T8N<7:0>	bit7-0	R/W	T8N 计数器 00 _H ~ FF _H

寄存器名称		T8Px 寄存器 (T8P1, T8P2)	
地址		T8P1: 011 _H T8P2: 091 _H	
复位值		XXXX XXXX	
T8Px<7:0>	bit7-0	R/W	T8Px 计数器 00 _H ~ FF _H

寄存器名称		T8Px 周期寄存器 (T8P1P, T8P2P)	
地址		T8P1P: 01D _H T8P2P: 09D _H	
复位值		1111 1111	
T8PxP<7:0>	bit7-0	R/W	T8Px 周期寄存器 00 _H ~ FF _H

寄存器名称		T8P1 控制寄存器 (T8P1C)	
地址		012 _H	
复位值		0000 0000	
T8P1PRS	bit1-0	R/W	T8P1 预分频器分频比选择位 00: 分频比为 1:1 01: 分频比为 1:4 1x: 分频比为 1:16
T8P1E	bit2	R/W	T8P1 使能位 0: 关闭 T8P1 1: 使能 T8P1
T8P1POS <3:0>	bit6-3	R/W	T8P1 后分频器分频比选择位 0000: 分频比为 1:1 0001: 分频比为 1:2 0010: 分频比为 1:3 ... 1111: 分频比为 1:16
EPWMC	bit7	R/W	EPWM 输出控制位 0: 发生第一次 T8P1 匹配后, EPWM 输出 1: 不管是否已经发生 T8P1 匹配, EPWM 输出

寄存器名称		T8P2 控制寄存器 (T8P2C)	
地址	092 _H		
复位值	0000 0000		
T8P2PRS <1:0>	bit1-0	R/W	T8P2 预分频器分频比选择位 00: 分频比为 1:1 01: 分频比为 1:4 1x: 分频比为 1:16
T8P2E	bit2	R/W	T8P2 使能位 0: 关闭 T8P2 1: 使能 T8P2
T8P2POS <3:0>	bit6-3	R/W	T8P2 后分频器分频比选择位 0000: 分频比为 1:1 0001: 分频比为 1:2 0010: 分频比为 1:3 ... 1111: 分频比为 1:16
-	bit7	-	未用

寄存器名称		T16G 计数器低 8 位 (T16GL)	
地址	00E _H		
复位值	XXXX XXXX		
T16GL<7:0>	bit7-0	R/W	T16G 低 8 位计数器 00 _H ~ FF _H

寄存器名称		T16G 计数器高 8 位 (T16GH)	
地址	00F _H		
复位值	XXXX XXXX		
T16GH<7:0>	bit7-0	R/W	T16G 高 8 位计数器 00 _H ~ FF _H

寄存器名称	T16G 控制寄存器 (T16GC)		
地址	010 _H		
复位值	0000 0000		
T16GON	bit0	R/W	T16G 使能位 0: 关闭 T16G 1: 打开 T16G
T16GCS	bit1	R/W	T16G 时钟源选择位 0: 工作于定时方式 (用系统时钟 Fosc/4) 1: 对 T16GCKI 端口 (上升沿) 输入的外部时钟信号计数
T16GSYN	bit2	R/W	T16G 外部时钟输入同步控制位 0: T16GCS = 1: 与外部时钟输入同步 T16GCS = 0: T16G 工作于定时器模式下, 未用此位 1: T16GCS = 1: 不与外部时钟输入同步 T16GCS = 0: T16G 工作于定时器模式下, 未用此位
T16GOSCEN	bit3	R/W	T16G 振荡器使能位 0: 不使能 T16G 振荡器 1: 使能 T16G 振荡器 (建议只在芯片系统时钟为 INTOSCIO 模式下使用, 其它时钟模式下不使用)
T16GPRS <1:0>	bit5-4	R/W	T16G 输入预分频器分频比选择位 00 = 1:1 01 = 1:2 10 = 1:4 11 = 1:8
T16GGEN	bit6	R/W	T16G 门控使能位 0: T16GON = 0: 此位被忽略 T16GON = 1: 禁止 T16G 门控, T16G 始终计数 1: T16GON = 0: 此位被忽略 T16GON = 1: 使能 T16G 门控, 门控信号 T16GGI 有效时 T16G 计数
T16GGINV	bit7	R/W	T16G 门控信号电平选择位 0: T16G 在 T16GGI 门控信号为低电平时计数 1: T16G 在 T16GGI 门控信号为高电平时计数

寄存器名称		低 8 位 TE1 寄存器 (TE1L)	
地址		097 _H	
复位值		XXXX XXXX	
TE1L<7:0>	bit7-0	R/W	TE1 低 8 位比较寄存器 00 _H ~ FF _H

寄存器名称		高 8 位 TE1 寄存器 (TE1H)	
地址		098 _H	
复位值		XXXX XXXX	
TE1H<7:0>	bit7-0	R/W	TE1 高 8 位比较寄存器 00 _H ~ FF _H

寄存器名称		TE1 控制寄存器 (TE1C)	
地址		099 _H	
复位值		0000 0000	
-	bit2-0	-	未用
PWMEN	bit3	R/W	TE1 PWM功能使能位 0: 关闭 1: 使能
PWMLSB<1:0>	bit5-4	R/W	10位PWM工作循环周期低2位 10位分辨率时, 存放最低2位数据; 8位分辨率时, 这两位保持为零。
-	bit6	-	未用
PWMTBS	bit7	R/W	TE1 PWM时基选择位 0: 选择T8P1作为标准PWM时基 1: 选择T8P2作为标准PWM时基

寄存器名称		TE2 寄存器低 8 位 (TE2L)	
地址		015 _H	
复位值		XXXX XXXX	
TE2L<7:0>	bit7-0	R/W	TE2 低 8 位比较寄存器 00 _H ~ FF _H

寄存器名称		TE2 寄存器高 8 位 (TE2H)	
地址		016 _H	
复位值		XXXX XXXX	
TE2H<7:0>	bit7-0	R/W	TE2 高 8 位比较寄存器 00 _H ~ FF _H

寄存器名称	TE2 控制寄存器 (TE2C)		
地址	017 _H		
复位值	0000 0000		
TE2M<3:0>	bit3-0	R/W	<p>TE2 工作方式选择位</p> <p>0000 = 关闭 TE2 模块 (即 TE2 复位)</p> <p>0010 = 比较器功能扩展, 匹配输出翻转 (TE2IF = 1)</p> <p>0100 = 捕捉每 1 个脉冲下降沿 (捕捉功能扩展)</p> <p>0101 = 捕捉每 1 个脉冲上升沿 (捕捉功能扩展)</p> <p>0110 = 捕捉每 4 个脉冲上升沿 (捕捉功能扩展)</p> <p>0111 = 捕捉每 16 个脉冲上升沿 (捕捉功能扩展)</p> <p>1000 = 比较匹配时, TE2CO 输出为 1 (TE2IF = 1)</p> <p>1001 = 比较匹配时, TE2CO 输出为 0 (TE2IF = 1)</p> <p>1010 = 比较匹配产生软件中断 (TE2IF = 1, TE2CO 不受影响)</p> <p>1011 = 比较匹配触发特别事件 (复位 T16G 计数器, TE2CO 不受影响, TE2IF=1; 如果 ADC 转换使能, 则启动 ADC 转换)</p> <p>1100 = EPWM, EP1A,EP1C 高有效, EP1B,EP1D 高有效</p> <p>1101 = EPWM, EP1A,EP1C 高有效, EP1B,EP1D 低有效</p> <p>1110 = EPWM, EP1A,EP1C 低有效, EP1B,EP1D 高有效</p> <p>1111 = EPWM, EP1A,EP1C 低有效, EP1B,EP1D 低有效</p>
EPWMY - EPWMX	bit5-4	R/W	<p>10 位 EPWM 工作循环周期低 2 位</p> <p>捕捉方式: 未用</p> <p>比较方式: 未用</p> <p>EPWM 方式: 在 10 位分辨率时, 存放最低 2 位数据, 8 位分辨率时, 这两位保持为零。</p>
P1M<1:0>-	bit7-6	R/W	<p>EPWM 输出端口选择位</p> <p>如果 TE2M<3:2> = 00, 01, 10</p> <p>xx = EP1A 为捕捉器功能扩展输入端口/比较器功能扩展输出端口, EP1B/EP1C/EP1D 为通用 I/O 端口</p> <p>如果 TE2M<3:2> = 11</p> <p>00 = 单桥输出, EP1A 为 EPWM 输出端口, EP1B/EP1C/EP1D 为通用 I/O 端口</p> <p>01 = 正向全桥输出, EP1D 为 EPWM 输出端口, EP1A 为有效输出, EP1B/EP1C 为无效输出</p> <p>10 = 半桥输出, EP1A/EP1B 为 EPWM 输出端口并带有死区时间控制, EP1C/EP1D 为通用 I/O 端口</p> <p>11 = 反向全桥输出, EP1B 为 EPWM 输出端口, EP1C 为有效输出, EP1A/EP1D 为无效输出</p>

寄存器名称		EPWM配置寄存器 (TE2PWMC)	
地址	018 _H		
复位值	0000 0000		
PDDC<6:0>	bit6-0	R/W	EPWM 死区延时效计数位 00 _H ~ 3F _H
PRSEN	bit7	R/W	EPWM 重启使能位 0: 发生自动关断, 当自动关断事件撤离后, 自动关断标志位必须软件清零, 才能重启 EPWM。 1: 发生自动关断, 当自动关断事件撤离后, 自动关断标志位自动清零, EPWM 自动重启。

寄存器名称		TE2自动关断寄存器 (TE2AS)	
地址	019 _H		
复位值	0000 0000		
PSSBD<1:0>	bit1-0	R/W	管脚 EP1B 和 EP1D 关断状态控制位 00: 端口 EP1B 和 EP1D 输出 “0” 01: 端口 EP1B 和 EP1D 输出 “1” 1X: 端口 EP1B 和 EP1D 输出三态
PSSAC<1:0>	bit3-2	R/W	管脚 EP1A 和 EP1C 关断状态控制位 00: 端口 EP1A 和 EP1C 输出 “0” 01: 端口 EP1A 和 EP1C 输出 “1” 1X: 端口 EP1A 和 EP1C 输出三态
EPWMAS0	bit4	R/W	EPWM 自动关断位 0 1: N_EPAS0 端口为 “0” 引起关断 0: N_EPAS0 端口不影响 EPWM
-	bit5	-	-
EPWMAS1	bit6	R/W	EPWM 自动关断位 1 1: N_EPAS1 端口为 “0” 引起关断 0: N_EPAS1 端口不影响 EPWM
EPWMASS	bit7	R/W	EPWM 关断事件标志位 1: 关断事件已经发生 0: 没有关断事件发生

5.2 模/数转换器模块 (ADC)

5.2.1 概述

本芯片内置 10 位 A/D 转换模块，用于将一个模拟信号转换成相对应的 10 位数字信号。HR7P171 有 8 个 A/D 通道模拟输入端。




图 5-19 ADC 内部结构图

5.2.2 操作说明

以下通过 A/D 转换的程序和 ADC 时序特征图来说明 ADC 的操作步骤。

应用例程：A/D 转换程序

```

.....
BCC  BKSR,RP1
BSS  BKSR,RP0          ; 选择存储体组 1
MOVI 0XFE
MOVA ADSEL             ; 设置 A/D 通道模拟输入
BSS  INTE0,ADIE       ; 使能 A/D 中断
BCC  BKSR,RP0          ; 选择存储体组 0
MOVI 0X81              ; 打开 A/D 转换器，选中通道 0
MOVA ADCC0             ; PA0 作为 A/D 输入
BCC  INTF0,ADIF       ; 清 A/D 中断标志
BSS  INTC0,PEIE_GIEL  ; 使能外围功能部件中断
BSS  INTC0,GIE_GIEH   ; 使能总中断
BSS  ADCC0,ADTRG      ; 启动 A/D 转换
.....
    
```




图 5-20 ADC 时序特征图

注 1: T_{ad} 为 A/D 转换时钟周期;

注 2: Tog 为 A/D 转换使能到启动的等待时间, 必须大于等于 0。

5.2.3 特殊功能寄存器

寄存器名称		ADC 控制寄存器 0 (ADCC0)	
地址	01F _H		
复位值	0000 0000		
ADON	bit0	R/W	A/D 转换使能位 0: 关闭 A/D 转换器 1: 运行 A/D 转换器
-	bit1	-	-
ADTRG	bit2	R/W	A/D 转换状态位 0: A/D 未进行转换, 或 A/D 转换已完成 1: A/D 转换正在进行, 该位置 1 启动 A/D 转换
ADCHS <2:0>	bit5-3	R/W	A/D 模拟通道选择位 000 = 通道 0 (AIN0) 001 = 通道 1 (AIN1) 010 = 通道 2 (AIN2) 011 = 通道 3 (AIN3) 100 = 通道 4 (AIN4) 101 = 通道 5 (AIN5) 110 = 通道 6 (AIN6) 111 = 通道 7 (AIN7)
ADCS	bit7-6	R/W	ADC 时钟选择位 00 = Fosc/2 01 = Fosc/8 10 = Fosc/32 11 = 内部 RC 时钟 (250KHz)

寄存器名称	ADC 控制寄存器 1 (ADCC1)		
地址	09F _H		
复位值	0000 0000		
-	bit5-0	未用	-
ADVREF	bit6	R/W	参考电压选择位 0: 选择内部参考电压 VDD 1: 选择外部参考电压 VREF
ADFM	bit7	R/W	10 位 ADC 转换结果格式选择位 0: ADCRH<7:0>,ADCRL<7:6> 1: ADCRH<1:0>,ADCRL<7:0>

寄存器名称	ADC 端口控制寄存器 (ADSEL)		
地址	09A _H		
复位值	0000 0000		
ADSEL0	bit0	R/W	AIN0 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL1	bit1	R/W	AIN1 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL2	bit2	R/W	AIN2 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL3	bit3	R/W	AIN3 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL4	bit4	R/W	AIN4 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL5	bit5	R/W	AIN5 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL6	bit6	R/W	AIN6 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口
ADSEL7	bit7	R/W	AIN7 数字/模拟端口控制位 0: 配置成模拟端口 1: 配置成数字输入/输出端口

寄存器名称		低 8 位 ADC 转换值寄存器 (ADCRL)	
地址		01E _H	
复位值		XXXX XXXX	
ADCRL <7:0>	bit7-0	R/W	低位转换结果 00 _H ~ FF _H

寄存器名称		高 8 位 ADC 转换值寄存器 (ADCRH)	
地址		09E _H	
复位值		XXXX XXXX	
ADCRH <7:0>	bit7-0	R/W	高位转换结果 00 _H ~ FF _H

5.3 模拟比较器 (ACP)

5.3.1 概述

本芯片有两组模拟比较器，模拟比较器的输入端和 I/O 管脚复用。芯片内部参考电压模块的输出，也可作为模拟比较器的输入。

5.3.2 操作说明

模拟比较器对 2 个模拟输入信号 $CxIN+$ 和 $CxIN-$ 进行比较，并将比较结果通过 $CxOUT$ 输出。其中 $CxIN+$ 和 $CxIN-$ 是模拟信号， $CxOUT$ 是数字信号。当输入 $CxIN-$ 大于 $CxIN+$ 时，输出 $CxOUT$ 为低电平，而当输入 $CxIN-$ 小于 $CxIN+$ 时，输出 $CxOUT$ 为高电平。

模拟比较器的输入信号 $CxIN-$ 和 $CxIN+$ ，输出信号 $CxOUT$ 可以通过 $ACPM<2:0>$ ($ACPC<2:0>$) 和 $ACPIS$ ($ACPC<3>$) 进行设置，当 $ACPM<2:0>$ 为“110”时， $C1OUT$ 可以从 PA3 端口输出， $C2OUT$ 可以从 PA4 端口输出。

对于模拟比较器中断的产生，必须先将模拟比较器中断使能位 $ACPIE$ ($INTE0<3>$) 和外设中断使能位 $PEIE$ ($INTC0<6>$) 置 1，才能在任意一个比较器的输出有变化时，产生中断，中断标志位 $ACPIF$ ($INTF0<3>$) 被置 1，如果全局中断使能位 GIE ($INTC0<7>$) 也被置 1，则会进入中断子程序，进行中断处理。单片机进入休眠状态后，模拟比较器仍继续工作，模拟比较器的比较中断能唤醒单片机。




图 5-21 模拟比较器示意图

5.3.3 特殊功能寄存器

寄存器名称	模拟比较控制寄存器 (ACPC)		
地址	095 _H		
复位值	0000 0111		
ACPM<2:0>	bit2-0	R/W	比较器模式选择位, 详见下表
ACPIS	bit3	R/W	比较器输入选择位, 详见下表
ACP1INV	bit4	R/W	比较器 1 输出反相位 0: C1 输出不被反相 1: C1 输出被反相
ACP2INV	bit5	R/W	比较器 2 输出反相位 0: C2 输出不被反相 1: C2 输出被反相
ACP1O	bit6	R/W	比较器 1 输出位 当 ACP1INV = 0 时 1 = C1IN+ > C1IN - 0 = C1IN + < C1IN - 当 ACP1INV = 1 时 1 = C1IN + < C1IN - 0 = C1IN + > C1IN -
ACP2O	bit7	R/W	比较器 2 输出位 当 ACP2INV = 0 时 1 = C2IN + > C2IN - 0 = C2IN + < C2IN - 当 ACP2INV = 1 时 1 = C2IN + < C2IN - 0 = C2IN + > C2IN -

ACPM<2:0>	ACP1			ACP2		
	C1IN+	C1IN-	C1OUT	C2IN+	C2IN-	C2OUT
000	CIN3	CIN0	OFF	CIN2	CIN1	OFF
001	CIN2	ACPIS = 0(CIN0) ACPIS = 1(CIN3)	ACP1O	CIN2	CIN1	ACP2O
010	VREFACP	ACPIS = 0(CIN0) ACPIS = 1(CIN3)	ACP1O	VREFACP	ACPIS = 0(CIN1) ACPIS = 1(CIN2)	ACP2O
011	CIN2	CIN0	ACP1O	CIN2	CIN1	ACP2O
100	CIN3	CIN0	ACP1O	CIN2	CIN1	ACP2O
101	VSS	VSS	OFF	CIN2	CIN1	ACP2O
110	CIN2	CIN0	PA3	CIN2	CIN1	PA4
111	VSS	VSS	OFF	VSS	VSS	OFF

注 1: VREFACP 为内部参考电压模块的输出。

注 2: CxOUT 可以通过寄存器位 ACPxO 读取, 也可以设置输出到 I/O 管脚。

5.4 参考电压模块

5.4.1 概述

参考电压模块由电阻梯度网提供两种可选输出电压值的范围。通过寄存器 VRC 控制参考电压模块的工作。

5.4.2 操作说明

参考电压模块可以提供 16 种参考电压输出。

应用例程：VDD = 5.0V 时，配置参考电压为 1.25V。

.....

BCC BKSR,RP1

BSS BKSR,RP0 ; 选择存储体组 1

MOVI 0X02

MOVA ACPC ; 参考电压模块的输出 VREFACP，作为模拟比较器输入

MOVI 0XA6 ;

MOVA VRC ; 使能参考电压模块，参考电压值为 1.25V

.....




图 5-22 参考电压框图

5.4.3 特殊功能寄存器

寄存器名称		内部参考电压控制寄存器 (VRC)	
地址	096 _H		
复位值	0000 0000		
VR<3:0>	bit3-0	R/W	VREFACP 值的选择位 VRR = 1: $VREFACP = (VR<3:0>/24) \times VDD$ VRR = 0: $VREFACP = 1/4 \times VDD + (VR<3:0>/32) \times VDD$
-	bit4	-	-
VRR	bit5	R/W	VREFACP 范围选择位 0: 选择高压范围 1: 选择低压范围
-	bit6	-	-
VREN	bit7	R/W	内部参考电压模块使能位 0: 关闭 1: 使能

第 6 章 特殊功能及操作特性

6.1 系统时钟及振荡器

6.1.1 概述

本芯片有两种系统时钟源，一种是外部时钟源，支持 6 种时钟模式，分别为 HS、XT、LP、RC、RCIO 以及 EXTCLK 模式；另一种是内部时钟源，支持 2 种时钟模式，包括 INTOSC 和 INTOSCIO 模式。

具体的的时钟源和对应模式选择由芯片配置字 OSCS <2:0> 位来决定。




图 6-1 芯片系统时钟选择框图

6.1.2 外部时钟

外部时钟包括晶体/陶瓷振荡器模式（HS/XT/LP）、RC 和外灌时钟 EXCLK 模式。分别介绍如下。

6.1.2.1 晶体/陶瓷振荡器模式（HS、XT、LP 模式）

当芯片配置字的 $OSCS<2:0> = 000$ 时，选择 LP 模式； $OSCS<2:0> = 010$ 时，选择 HS 模式； $OSCS<2:0> = 111$ 时，选择 XT 模式。




图 6-2 晶体/陶瓷振荡器模式（HS、XT、LP 模式）

注：RS 为可选配置。

Osc Type	晶振频率	C1*	C2*
LP	32KHz	33pF	33pF
XT	1MHz	15 ~ 33pF	15 ~ 33pF
	4MHz		
HS	8MHz	15pF	15pF
	16MHz		

表 6-1 晶体振荡器电容参数参考表

注*：此数据可根据晶振频率大小、外围电路的不同作微调。

6.1.2.2 RC振荡器模式（RC和RCIO模式）

当芯片配置字的 OSCS<2:0> = 001 时，选择 RC 模式；OSCS<2:0> = 110 时，选择 RCIO 模式。




图 6-3 振荡器 RC 模式等效电路图及外围参考图

工作条件: -40~85℃ 3.0~5.5v	
推荐外部电阻范围	$15k \leq R_{ext} \leq 100k$
推荐外部电容范围	$20pf \leq C_{ext} \leq 300pf$
推荐振荡频率范围	$10kHz \leq f \leq 4MHz$

表 6-2 外部 RC 模式推荐参数

6.1.2.3 外灌时钟

当芯片配置字的 OSCS<2:0> = 011 时，选择外部时钟 EXTCLK 模式，系统时钟通过 PA7/OSC1/CLKI 管脚输入。

6.1.3 内部时钟（INTOSC和INTOSCIO模式）

OSCS<2:0> = 101, OSC1/CLKI, OSC2/CLKO 复用的管脚作为通用 I/O 口。

OSCS<2:0> = 100, CLKO 输出 Fosc/4, OSC1/CLKI 复用的管脚作为通用 I/O 口。

内部时钟源模式下, 可通过寄存器位 IRCPRS (OSCC<6:4>) 来选择系统时钟频率。

在出厂前, 芯片已经在常温 25°C 条件下校准, 在芯片工作电压范围 (VDD=3.0V~5.5V) 内, 校准精度为±2%。

6.1.4 特殊功能寄存器

寄存器名称		内部时钟校准寄存器 (CALR)	
地址	013 _H		
复位值	1111 1111		
CALR<7:0>	bit7-0	R/W	8 位时钟频率调节位

注: CALR 寄存器主要是调整内部 16MHz 时钟的精度。在常温条件下, 出厂时已经校准到 16MHz。如果没有特别需求, 用户不需要设置此寄存器, 以免覆盖芯片默认的时钟校准值。


寄存器名称		内部时钟控制寄存器 (OSCC)	
地址	093 _H		
复位值	0110 0000		
-	bit3-0	-	-
IRCPRS<2:0>	bit6-4	R/W	内部时钟频率选择位 111 = 16MHz 110 = 8MHz 101 = 4MHz 100 = 2MHz 011 = 1MHz 010 = 500KHz 001 = 250KHz 000 = 125KHz
-	bit7	-	-

6.2 复位模块

6.2.1 概述

本芯片有四种复位类型：

- ◇ 上电复位 POR
- ◇ 低电压检测复位 BOR
- ◇ 外部端口 N_MRST 复位（低电平有效）
- ◇ 看门狗定时器 WDT 溢出复位



注：计数器ENB为1时，计数器清零。

图 6-4 芯片复位原理图

6.2.2 应用举例

◇ 应用举例一

采用下图所示的复位电路，其中 $47\text{K}\Omega \leq R1 \leq 100\text{K}\Omega$ ，电容 C1 (0.1 μF)，R2 为限流电阻， $0.1\text{K}\Omega \leq R2 \leq 1\text{K}\Omega$ 。




图 6-5 RC 复位电路

◇ 应用举例二

采用 PNP 三极管的复位电路，如下图所示，通过 R1 (2K Ω) 和 R2 (10K Ω) 分压作为基极输入，发射极接 VDD，集电极一路通过 R3 (20K Ω) 接地，另一路通过 R4 (1K Ω) 和 C1 (0.1 μF) 接地，C1 另一端作为 N_MRST 输入。




图 6-6 三极管复位电路

6.2.3 特殊功能寄存器

寄存器名称		电源控制寄存器 (PWRC)	
地址	08E _H		
复位值	0100 110x		
N_BOR	bit0	R/W	低电压检测复位状态位 0: 低电压检测复位发生 (低电压检测复位后, 必须用软件置位) 1: 无低电压检测复位发生
N_POR	bit1	R/W	上电复位状态位 0: 上电复位发生 (上电复位后, 必须用软件置位) 1: 无上电复位发生
N_PD	bit2	R/W	低功耗标志位 0: 执行 IDLE 指令后被清零 1: 上电复位或执行 CWDT 指令后被置 1
N_TO	bit3	R/W	定时时间到标志位 0: 看门狗定时溢出被清零 1: 上电复位或执行 CWDT、IDLE 指令后被置 1
LPMS	bit4	R/W	低功耗模式使能位 0: IDLE1 模式 1: IDLE0 模式
-	Bit7-5	-	-

6.3 中断处理

6.3.1 概述

本芯片支持 20 个中断源。支持两种中断模式，默认中断模式或者向量中断模式，由 INTVEN0 和 INTVEN1 位选择。




图 6-7 中断控制逻辑

6.3.2 中断逻辑表

序号	中断名	中断标志	中断使能	外设使能	全局使能	备注
1	软中断	SOFTIF	-	-	GIE	-
2	KINT0	KIF0	KIE0	-	GIE	-
3	KINT1	KIF1	KIE1	-	GIE	-
4	KINT2	KIF2	KIE2	-	GIE	-
5	KINT3	KIF3	KIE3	-	GIE	-
6	KINT4	KIF4	KIE4	-	GIE	-
7	KINT5	KIF5	KIE5	-	GIE	-
8	KINT6	KIF6	KIE6	-	GIE	-
9	KINT7	KIF7	KIE7	-	GIE	-
10	PINT0	PIF0	PIE0	-	GIE	-
11	PINT1	PIF1	PIE1	-	GIE	-
12	PINT2	PIF2	PIE2	-	GIE	-
13	PINT3	PIF3	PIE3	-	GIE	-
14	TE2INT	TE2IF	TE2IE	PEIE	GIE	-
15	T8NINT	T8NIF	T8NIE	-	GIE	-
16	T8P1INT	T8P1IF	T8P1IE	PEIE	GIE	-
17	T8P2INT	T8P2IF	T8P2IE	PEIE	GIE	-
18	T16GINT	T16GIF	T16GIE	PEIE	GIE	-
19	ACPINT	ACPIF	ACPIE	PEIE	GIE	-
20	ADINT	ADIF	ADIE	PEIE	GIE	-

表 6-3 中断逻辑表（默认中断模式）

序号	中断名	中断标志	中断使能	全局使能		备注
1	软中断	SOFTIF	-			-
2	KINT0	KIF0	KIE0	GIEL	GIEH	IGPx 选择 GIEH/L
3	KINT1	KIF1	KIE1	GIEL	GIEH	IGPx 选择 GIEH/L
4	KINT2	KIF2	KIE2	GIEL	GIEH	IGPx 选择 GIEH/L
5	KINT3	KIF3	KIE3	GIEL	GIEH	IGPx 选择 GIEH/L
6	KINT4	KIF4	KIE4	GIEL	GIEH	IGPx 选择 GIEH/L
7	KINT5	KIF5	KIE5	GIEL	GIEH	IGPx 选择 GIEH/L
8	KINT6	KIF6	KIE6	GIEL	GIEH	IGPx 选择 GIEH/L
9	KINT7	KIF7	KIE7	GIEL	GIEH	IGPx 选择 GIEH/L
10	PINT0	PIF0	PIE0	GIEL	GIEH	IGPx 选择 GIEH/L
11	PINT1	PIF1	PIE1	GIEL	GIEH	IGPx 选择 GIEH/L
12	PINT2	PIF2	PIE2	GIEL	GIEH	IGPx 选择 GIEH/L
13	PINT3	PIF3	PIE3	GIEL	GIEH	IGPx 选择 GIEH/L
14	TE2INT	TE2IF	TE2IE	GIEL	GIEH	IGPx 选择 GIEH/L
15	T8NINT	T8NIF	T8NIE	GIEL	GIEH	IGPx 选择 GIEH/L
16	T8P1INT	T8P1IF	T8P1IE	GIEL	GIEH	IGPx 选择 GIEH/L
17	T8P2INT	T8P2IF	T8P2IE	GIEL	GIEH	IGPx 选择 GIEH/L
18	T16GINT	T16GIF	T16GIE	GIEL	GIEH	IGPx 选择 GIEH/L
19	ACPINT	ACPIF	ACPIE	GIEL	GIEH	IGPx 选择 GIEH/L
20	ADINT	ADIF	ADIE	GIEL	GIEH	IGPx 选择 GIEH/L

表 6-4 中断逻辑表（向量中断模式）

注*：开中断前需清相应的中断标志，从而避免中断的误触发。除只读的中断标志外，中断标志必须通过软件清零。为避免中断的发生与中断清零操作冲突时清零不成功，建议清零操作后，进行清零是否成功的软件判断，若不成功则再次清零，直到清零成功为止。或连续执行两次清零操作。

应用例程：中断标志清零程序

```

.....
BCC    INTC0,T8NIF    ; 清中断标志
JBC    INTC0,T8NIF    ; 判断清零是否成功
GOTO   $-2            ; 不成功则再次清零
.....

```

6.3.3 默认中断模式

当 INTVEN0 位为 0 时，系统处于默认中断模式，所有中断向量的入口地址均位于 004_H。用户需通过中断子程序判断各中断源的标志位及使能位，区分是由哪个中断源引起的中断，从而执行相应的中断服务子程序。默认中断模式下，不支持软件中断。

6.3.4 向量中断模式

当 INTVEN0 与芯片配置字中的 INTVEN1 位同时为 1 时，系统处于向量中断模式。该模式下，软件中断固定为最高优先级，入口地址为 004_H。其他中断源分 8 组，对应至 8 个有默认优先级的中断入口地址。此外通过 INTP 寄存器，可以为每组中断设置高/低优先级。

6.3.4.1 中断向量分组

本芯片 19 个硬件中断源，分 8 组（IG0 ~ IG7）。软件中断单独归类。

中断组号	高低优先级选择	中断名	备注
IG0	IGP0	KINT0 ~ KINT7	-
		PINT0	-
IG1	IGP1	T8NINT	-
IG2	IGP2	PINT1 ~ PINT3	-
IG3	IGP3	T8P1INT	-
		T8P2INT	-
		T16GINT	-
IG4	IGP4	TE2INT	-
IG5	IGP5	-	-
IG6	IGP6	ADINT	-
		ACPINT	-
IG7	IGP7	-	-

表 6-5 中断向量分组表

6.3.4.2 中断向量分配表

优先级	0 (高)	1	2	3	4	5	6	7	8 (低)	
入口地址	004 _H	008 _H	00C _H	010 _H	014 _H	018 _H	01C _H	020 _H	024 _H	
INTV	00	软件 中断	IG0	IG1	IG2	IG3	IG4	IG5	IG6	IG7
	01		IG0	IG1	IG6	IG7	IG4	IG5	IG2	IG3
	10		IG4	IG5	IG2	IG3	IG0	IG1	IG6	IG7
	11		IG7	IG6	IG5	IG4	IG3	IG2	IG1	IG0

表 6-6 中断向量分配表

6.3.4.3 中断优先级仲裁

软件中断的优先级最高。

8 组硬件中断源的优先级可以设置，从而响应不同需求的中断嵌套。硬件中断源的优先级设置包括 2 部分，IGPx 选择和 INTV<1:0>设置。

通过 IGPx 的选择将所有硬件中断源分为高低两个优先级仲裁区。IGP0~IGP7 分别针对硬件中断组 IG0~IG7。而每个优先级仲裁区内部，再根据 INTV<1:0>的设置，对处于该仲裁区内的硬件中断组，进行优先级排序，从而响应优先级最高的。高低两个优先级仲裁区分别由 GIEH 和 GIEL 来使能。在执行低优先级中断组的服务程序时，可嵌套响应高优先级中断组。

6.3.5 其他操作说明

中断现场保护是中断程序中一个很重要的组成部分。

指令系统中有 PUSH（压栈）和 POP（出栈）指令，可以方便的实现当前工作状态的保存和恢复。A、B、PSW、PCRH 和 BKSR 寄存器，分别有各自的两级镜像寄存器 AS1、BS1、PSWS1、PCRHS1、BKSR1 和 AS0、BS0、PSWS0、PCRHS0、BKSR0，用于对相应寄存器的保存和恢复。镜像寄存器无物理地址，他们只能通过 PUSH 和 POP 指令自动完成相应的保存与恢复动作，两级镜像寄存器采用堆栈的操作方式。

6.3.6 特殊功能寄存器

寄存器名称	中断控制寄存器 0 (INTC0)		
地址	00B _H 08B _H 10B _H 18B _H		
复位值	0000 0000		
-	bit0	-	-
PIF0	bit1	R/W	外部端口中断 0 标志位 0: 外部端口 PINT0 上无中断信号 1: 外部端口 PINT0 上有中断信号 (必须用软件清零)
T8NIF	bit2	R/W	T8N 溢出中断标志位 0: T8N 计数未溢出 1: T8N 计数溢出 (必须用软件清零)
-	bit3	-	-
PIE0	bit4	R/W	外部端口中断 0 使能位 0: 禁止外部端口中断 0 1: 使能外部端口中断 0
T8NIE	bit5	R/W	T8N 溢出中断使能位 0: 禁止 T8N 中断 1: 使能 T8N 中断
PEIE_GIEL	bit6	R/W	外围中断使能位/低优先级中断使能位 0: 禁止外设中断/禁止低优先级中断 1: 使能未屏蔽的外设中断/使能低优先级中断
GIE_GIEH	bit7	R/W	全局中断使能位/高优先级中断使能位 0: 禁止所有的中断/禁止高优先级中断 1: 使能所有未屏蔽的中断/使能高优先级中断

寄存器名称	中断控制寄存器 1 (INTC1)		
地址	08F _H		
复位值	0000 0000		
INTV<1:0>	bit1-0	R/W	中断向量表选择位, 说明如下表
-	bit2	-	-
SOFTIF	bit3	R/W	软件中断标志位 0: 无软件中断 1: 有软件中断
INTVEN0	bit4	R/W	中断向量表及软件中断使能位 0: 中断向量表及软件中断不使能, 中断入口地址位于 004 _H 1: 中断向量表及软中断使能
-	bit7-5	-	-

寄存器名称		中断使能寄存器 0 (INTE0)	
地址	08D _H		
复位值	0000 0000		
T16GIE	bit0	R/W	T16G 中断使能位 0: 禁止 T16G 中断 1: 使能 T16G 中断
T8P1IE	bit1	R/W	T8P1 中断使能位 0: 禁止 T8P1 中断 1: 使能 T8P1 中断
TE2IE	bit2	R/W	TE2 中断使能位 0: 禁止 TE2 中断 1: 使能 TE2 中断
ACPIE	bit3	R/W	模拟比较器中断使能位 0: 禁止模拟比较器中断 1: 使能模拟比较器中断
-	bit5-4	-	-
ADIE	bit6	R/W	ADC 中断使能位 0: 禁止 ADC 中断 1: 使能 ADC 中断
-	bit7	-	-

寄存器名称		中断使能寄存器 1 (INTE1)	
地址	094 _H		
复位值	0000 0000		
-	bit0	R/W	-
PIE1	bit1	R/W	外部端口中断 1 使能位 0: 禁止外部端口中断 1 1: 使能外部端口中断 1
PIE2	bit2	R/W	外部端口中断 2 使能位 0: 禁止外部端口中断 2 1: 使能外部端口中断 2
PIE3	bit3	R/W	外部端口中断 3 使能位 0: 禁止外部端口中断 3 1: 使能外部端口中断 3
-	bit4	-	-
T8P2IE	bit5	R/W	T8P2 中断使能位 0: 禁止 T8P2 中断 1: 使能 T8P2 中断
-	bit7-6	-	-

寄存器名称	中断使能寄存器 2 (INTE2)		
地址	09C _H		
复位值	0000 0000		
KIE0	bit0	R/W	PA0 外部按键中断使能位 0: 禁止外部按键中断 0 1: 使能外部按键中断 0
KIE1	bit1	R/W	PA1 外部按键中断使能位 0: 禁止外部按键中断 1 1: 使能外部按键中断 1
KIE2	bit2	R/W	PA2 外部按键中断使能位 0: 禁止外部按键中断 2 1: 使能外部按键中断 2
KIE3	bit3	R/W	PA3 外部按键中断使能位 0: 禁止外部按键中断 3 1: 使能外部按键中断 3
KIE4	bit4	R/W	PB4 外部按键中断使能位 0: 禁止外部按键中断 4 1: 使能外部按键中断 4
KIE5	bit5	R/W	PB5 外部按键中断使能位 0: 禁止外部按键中断 5 1: 使能外部按键中断 5
KIE6	bit6	R/W	PB6 外部按键中断使能位 0: 禁止外部按键中断 6 1: 使能外部按键中断 6
KIE7	bit7	R/W	PB7 外部按键中断使能位 0: 禁止外部按键中断 7 1: 使能外部按键中断 7

寄存器名称	中断标志寄存器 0 (INTF0)		
地址	00D _H		
复位值	0000 0000		
T16GIF	bit0	R/W	T16G 中断标志位 0: T16G 计数器计数未发生溢出 1: T16G 计数器计数溢出 (必须用软件清零)
T8P1IF	bit1	R/W	T8P1 中断标志位 0: T8P1 计数器计数未发生溢出 1: T8P1 计数器计数溢出 (必须用软件清零)
TE2IF	bit2	R/W	TE2 中断标志位 0: 捕捉功能扩展: 未发生捕捉中断 比较功能扩展: 未发生比较匹配中断 PWM 功能扩展: 未用 1: 捕捉功能扩展: 发生捕捉中断 (必须用软件清零) 比较功能扩展: 发生比较匹配中断 (必须用软件清零) PWM 功能扩展: 未用
ACPIF	bit3	R/W	模拟比较器中断标志位 0: 模拟比较器输出未发生改变 1: 模拟比较器输出发生改变 (必须软件清零)
-	bit5-4	-	-
ADIF	bit6	R/W	ADC 中断标志位 0: 正在进行 A/D 转换 1: A/D 转换已完成 (必须用软件清零)
-	bit7	-	-

寄存器名称	中断标志寄存器 1 (INTF1)		
地址	014 _H		
复位值	0000 0000		
-	bit0	-	-
PIF1	bit1	R/W	外部端口中断 1 标志位 0: 外部端口 PINT1 上无中断信号 1: 外部端口 PINT1 上有中断信号 (必须用软件清零)
PIF2	bit2	R/W	外部端口中断 2 标志位 0: 外部端口 PINT2 上无中断信号 1: 外部端口 PINT2 上有中断信号 (必须用软件清零)
PIF3	bit3	R/W	外部端口中断 3 标志位 0: 外部端口 PINT3 上无中断信号 1: 外部端口 PINT3 上有中断信号 (必须用软件清零)
-	bit4	-	-
T8P2IF	bit5	R/W	T8P2 中断标志位 0: T8P2 计数器计数未发生溢出 1: T8P2 计数器计数溢出 (必须软件清零)
-	bit7-6	-	-

寄存器名称		中断标志寄存器 2 (INTF2)	
地址	01C _H		
复位值	XXXX XXXX		
KIF0	bit0	R/W	PA0 外部按键中断标志位 0: 外部按键端口 PA0 无电平变化 1: 外部按键端口 PA0 有电平变化 (必须用软件清零)
KIF1	bit1	R/W	PA1 外部按键中断标志位 0: 外部按键端口 PA1 无电平变化 1: 外部按键端口 PA1 有电平变化 (必须用软件清零)
KIF2	bit2	R/W	PA2 外部按键中断标志位 0: 外部按键端口 PA2 无电平变化 1: 外部按键端口 PA2 有电平变化 (必须用软件清零)
KIF3	bit3	R/W	PA3 外部按键中断标志位 0: 外部按键端口 PA3 无电平变化 1: 外部按键端口 PA3 有电平变化 (必须用软件清零)
KIF4	bit4	R/W	PB4 外部按键中断标志位 0: 外部按键端口 PB4 无电平变化 1: 外部按键端口 PB4 有电平变化 (必须用软件清零)
KIF5	bit5	R/W	PB5 外部按键中断标志位 0: 外部按键端口 PB5 无电平变化 1: 外部按键端口 PB5 有电平变化 (必须用软件清零)
KIF6	bit6	R/W	PB6 外部按键中断标志位 0: 外部按键端口 PB6 无电平变化 1: 外部按键端口 PB6 有电平变化 (必须用软件清零)
KIF7	bit7	R/W	PB7 外部按键中断标志位 0: 外部按键端口 PB7 无电平变化 1: 外部按键端口 PB7 有电平变化 (必须用软件清零)

寄存器名称		中断优先级寄存器 (INTP)	
地址	090 _H		
复位值	0000 0000		
IGP0	bit0	R/W	IG0 中断优先级 0: 低优先级 1: 高优先级
IGP1	bit1	R/W	IG1 中断优先级 0: 低优先级 1: 高优先级
IGP2	bit2	R/W	IG2 中断优先级 0: 低优先级 1: 高优先级
IGP3	bit3	R/W	IG3 中断优先级 0: 低优先级 1: 高优先级
IGP4	bit4	R/W	IG4 中断优先级 0: 低优先级 1: 高优先级
IGP5	bit5	R/W	IG5 中断优先级 0: 低优先级 1: 高优先级
IGP6	bit6	R/W	IG6 中断优先级 0: 低优先级 1: 高优先级
IGP7	bit7	R/W	IG7 中断优先级 0: 低优先级 1: 高优先级

中断向量分配表

默认优先级	0 (高)	1	2	3	4	5	6	7	8 (低)
入口地址	004 _H	008 _H	00C _H	010 _H	014 _H	018 _H	01C _H	020 _H	024 _H
INTV	00	IG0	IG1	IG2	IG3	IG4	IG5	IG6	IG7
	01	IG0	IG1	IG6	IG7	IG4	IG5	IG2	IG3
	10	IG4	IG5	IG2	IG3	IG0	IG0	IG6	IG7
	11	IG7	IG6	IG5	IG4	IG3	IG2	IG1	IG0

6.4 看门狗定时器

6.4.1 概述

当芯片配置字选择使能 WDTEN（配置字 CONFIG<3>）时，看门狗开始工作，为了防止看门狗超时溢出引起不必要的芯片复位，必须在程序中用 CWDT 指令对 WDT 计数器定时清零；芯片配置字选择不使能 WDTEN 时，看门狗定时器停止工作。

WDT 支持一个预分频器，对 WDT 时钟源进行预分频，再将分频后的时钟信号作为 WDT 定时器的计数时钟。WDT 时钟源为内部 WDT RC 时钟的二分频，WDT RC 时钟约为 30KHz。

在预分频器分频比为 1:1 时，常温下（25℃）WDT 计数溢出时间约为 17ms。其它工作条件下，WDT 的计数溢出时间，可参考《附录 参数特性图》章节的相关图示。

6.4.2 内部结构图




图 6-8 看门狗定时器内部结构图

注：WDT 配置位请参考《BSET 选择寄存器》描述

6.5 低功耗操作

6.5.1 休眠

本芯片支持两种低功耗休眠模式: IDLE0 模式和 IDLE1 模式, 通过设置 LPMS(PWRC<4>) 位进行选择。

执行一条指令 IDLE, 即可进入休眠模式。进入休眠状态之后:

- ◇ 在 IDLE1 模式下, 芯片时钟源停振, 主系统时钟暂停
- 在 IDLE0 模式下, 芯片时钟源不停振, 主系统时钟暂停
- ◇ 所有 I/O 端口将保持进入 IDLE 前的状态
- ◇ 若使能 WDT, 则 WDT 将被清零并保持运行
- ◇ PWRC 寄存器中的 N_PD 位被清零, N_TO 位被置 1

在休眠模式下, 需要避免输入管脚悬空而引入开关电流, 应将悬空的 I/O 输入管脚, 通过上拉电阻接至高电平或下拉电阻接至低电平。N_MRST 管脚必须处于逻辑高电平。

6.5.2 唤醒

当芯片处于休眠状态时, 可以通过以下方式唤醒:

序号	唤醒源	中断使能	外设使能	备注
1	N_MRST	-	-	外部复位
2	WDT	-	-	WDT 溢出
3	KINT0	KIE0	-	-
4	KINT1	KIE1	-	-
5	KINT2	KIE2	-	-
6	KINT3	KIE3	-	-
7	KINT4	KIE4	-	-
8	KINT5	KIE5	-	-
9	KINT6	KIE6	-	-
10	KINT7	KIE7	-	-
11	PINT0	PIE0	-	-
12	PINT1	PIE1	-	-
13	PINT2	PIE2	-	-
14	PINT3	PIE3	-	-
15	T16GINT	T16GIE	PEIE	异步计数模式
16	ACPINT	ACPIE	PEIE	-
17	ADINT	ADIE	PEIE	A/D 时钟源为内部 RC 时钟

表 6-7 休眠唤醒表

芯片从休眠模式唤醒，需要注意以下两点：

- 1、中断唤醒与全局中断使能无关。在休眠模式下，若外设产生中断信号，即使全局中断使能 GIE 为 0，休眠模式依然会被唤醒，只是唤醒后不会执行中断程序。
- 2、当唤醒事件发生后，芯片需要在主时钟运行一段时间 (Twkdly) 后，才执行 IDLE 指令的下一条指令，这段时间称为唤醒延时，唤醒延时可编程设置， $Twkdly = (WKDC <7:0> + 1) * 4 * T_{osc}$ 。

当芯片从 IDEL0 模式唤醒时，WKDC 寄存器可设置为任意值，最短唤醒时间为 1 个机器周期；当芯片从 IDLE1 模式唤醒时，WKDC 寄存器的设置值最小为 0FH，最短唤醒时间为 16 个机器周期。芯片唤醒延时默认为最大值，即 1024Tosc。




图 6-9 休眠模式唤醒示意图

6.5.3 特殊功能寄存器

寄存器名称		唤醒延时控制寄存器 (WKDC)	
地址		09BH	
复位值		1111 1111	
WKDC <7:0>	bit7-0	R/W	IDLE 唤醒延时控制位 当 WKDC<7:0> = FF _H 时，延时最长 当 WKDC<7:0> = 00 _H 时，延时最短

6.6 芯片配置字


寄存器名称	芯片配置字 1 (CONFIG1)	
地址	8001 _H	
OCS <2:0>	bit2-0	振荡器选择位 000 = LP 模式, 低功耗晶振连接到 PA6 和 PA7 管脚 001 = RC 模式, PA6 管脚功能为 CLKO, PA7 管脚连接 RC 010 = HS 模式, 高速晶振/谐振器连接到 PA6 和 PA7 管脚 011 = 外部时钟模式, PA6 为 I/O 管脚, PA7 为系统时钟输入管脚 100 = INTOSC 模式, PA6 管脚功能为 CLKO, PA7 为 I/O 管脚 101 = INTOSCIO 模式, PA6, PA7 为 I/O 管脚 110 = RCIO 模式, PA6 为 I/O 管脚, PA7 管脚连接 RC 111 = XT 模式, 晶振/谐振器连接到 PA6 和 PA7 管脚
WDTEN	bit3	硬件看门狗使能位 0: 关闭硬件看门狗 1: 使能硬件看门狗
N_PWRTEB	bit4	上电定时器使能位 0: 使能上电定时器 1: 关闭上电定时器
BOREN	bit5	低电压检测复位使能位 0: 关闭低电压检测复位 1: 使能低电压检测复位
N_CP	bit6	程序加密使能位 0: 加密 1: 不加密
BORVS <1:0>	bit8-7	BOR 电压选择位 11 = 2.1V 10 = 3.5V 01 = 3.8V 00 = 4.2V
-	bit10-9	-
INTVEN1	bit11	中断向量表 (优先级) 使能位 0: 禁用 1: 使能
PAES0	bit12	PA 端口电流驱动能力选择位 0: 大电流 I/O 端口 1: 普通 I/O 端口
PBES0	bit13	PB 端口电流驱动能力选择位 0: 大电流 I/O 端口 1: 普通 I/O 端口
PCES0	bit14	PC 端口电流驱动能力选择位 0: 大电流 I/O 端口 1: 普通 I/O 端口

注: 芯片最多同时支持 4 个大电流驱动端口。

第 7 章 芯片封装图


7.1 20-pin 封装图

DIP20




封装: DIP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	-	3.30	3.56	-	0.130	0.140
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	26.32	26.42	26.52	1.036	1.040	1.044
E1	6.40	6.50	6.65	0.252	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.62	0.300	-	0.325
eB	8.38	-	9.65	0.330	-	0.380
L	3.18	-	-	0.125	-	-

SOP20



封装: SOP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	2.30	2.50	2.70	0.090	0.098	0.107
A1	0.10	0.20	0.30	0.003	0.007	0.012
A2	2.10	2.30	2.50	0.082	0.090	0.099
D	12.60	12.80	13.00	0.496	0.504	0.513
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.303
b	-	0.40	-	-	0.015	-
e	-	1.27	-	-	0.05	-
L	0.75	0.85	0.95	0.029	0.033	0.038
θ	0°	-	8°	0°	-	8°


SSOP20



封装: SSOP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	1.45	1.65	1.85	0.057	0.065	0.073
A1	0.05	0.15	0.25	0.001	0.005	0.010
A2	1.30	1.50	1.70	0.051	0.059	0.067
D	7.00	7.20	7.40	0.275	0.283	0.292
E	7.60	7.80	8.00	0.299	0.307	0.316
E1	7.30	7.50	7.70	0.287	0.295	0.304
b	0.30	0.35	0.40	0.011	0.014	0.016
e	-	0.65	-	-	0.025	-
L	0.80	0.90	1.00	0.031	0.035	0.040
θ	0°	-	8°	0°	-	8°


7.2 18-pin 封装图

DIP18



封装: DIP18						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	-	3.30	3.56	-	0.130	0.140
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	22.71	22.96	23.11	0.894	0.904	0.910
E1	6.40	6.50	6.65	0.252	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.62	0.300	-	0.325
eB	8.38	-	9.65	0.330	-	0.380
L	3.18	-	-	0.125	-	-


SOP18



封装: SOP18						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	2.65	0.053	0.063	0.105
A1	0.10	-	0.30	0.003	-	0.012
A2	2.20	2.30	2.40	0.086	0.091	0.095
D	11.25	11.45	11.65	0.443	0.451	0.459
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.304
b	0.35	-	0.44	0.0137	-	0.018
e	-	1.27	-	-	0.050	-
L	0.70	-	1.00	0.027	-	0.040
θ	0°	-	8°	0°	-	8°


7.3 16-pin 封装图

DIP16



封装: DIP16						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	3.60	3.80	4.00	0.141	0.150	0.158
A1	0.51	-	-	0.020	-	-
A2	3.10	3.30	3.50	0.122	0.130	0.138
b	0.44	-	0.53	0.017	-	0.020
b2	-	1.52	-	-	0.060	-
D	18.90	19.10	19.30	0.744	0.752	0.761
E1	6.15	6.35	6.55	0.242	0.250	0.258
e	-	2.54	-	-	0.100	-
eA	-	7.62	-	-	0.300	-
eB	7.62	-	9.50	0.300	-	0.375
L	3.00	-	-	0.118	-	-


SOP16



封装: SOP16						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	1.77	-	-	0.070
A1	0.08	0.18	0.28	0.003	0.007	0.011
A2	1.20	1.40	1.60	0.047	0.057	0.063
D	9.70	9.90	10.10	0.382	0.390	0.398
E	5.80	6.00	6.20	0.228	0.236	0.245
E1	3.70	3.90	4.10	0.145	0.153	0.162
b	0.39	-	0.48	0.015	-	0.019
e	-	1.27	-	-	0.050	-
L	0.50	0.65	0.80	0.020	0.025	0.032
θ	0°	-	8°	0°	-	8°


7.4 14-pin 封装图

DIP14



封装: DIP14						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	3.25	3.30	3.45	0.128	0.130	0.136
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	18.90	19.15	19.30	0.744	0.754	0.760
E1	6.35	6.50	6.65	0.250	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.26	0.300	-	0.325
eB	8.64	-	9.65	0.340	-	0.380
L	3.18	-	-	0.125	-	-

SOP14



封装: SOP14						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	1.35	1.60	1.75	0.053	0.063	0.069
A1	0.10	-	0.25	0.004	-	0.010
A2	-	1.45	-	-	0.057	-
D	8.55	-	8.75	0.337	-	0.344
E	5.80	-	6.20	0.228	-	0.244
E1	3.80	-	4.00	0.150	-	0.157
b	0.33	-	0.51	0.013	-	0.020
e	-	1.27	-	-	0.050	-
L	0.40	-	1.27	0.016	-	0.050
theta	0°	-	8°	0°	-	8°

附录1 指令集

附录1.1 概述

本芯片提供了 66 条精简指令。

汇编指令为了方便程序设计者使用，指令名称大多是由指令功能的英文缩写所组成的。这些指令所组成的程序经过编译器的编译与连接后，会被转换为相对应的指令码。转换后的指令码可以分为操作码（OP Code）与操作数（Operand）两个部分。操作码部分对应到指令本身。

芯片系统时钟频率为 4MHz 时，一个机器周期的时间为 1 μ s。按照指令执行的机器周期数可将指令分为双周期指令和单周期指令。

其中 CALL、GOTO、RET、RETIA、RETIE 为双周期指令；当满足跳转条件时，JBC、JBS、JDEC、JINC、JCAIE、JCAIG、JCAIL、JCRAE、JCRAE、JCRAL 指令为双周期指令，否则为单周期指令；其他指令为单周期指令。

对 R 寄存器操作的指令，其中 MOVAR、MOVRA 指令，R 为 9 位寄存器地址，不受数据存储器分组影响；其它对 R 寄存器操作的指令，R 为 7 位寄存器地址，操作时需要选择数据存储器的存储体组。

附录1.2 指令操作说明

序号	指令	影响状态位	机器周期	操作
1	BANK N	-	1	HR7P171 芯片不支持该指令
2	MOV R, F	Z	1	(R)->(目标)
3	MOVA R	-	1	(A)->(R)
4	MOVAB F	-	1	F=0, (B)->(A), F=1, (A)->(B)
5	MOVAR R	-	1	(A)->(R) (0 \leq R \leq 511)
6	MOVI I	-	1	I->(A)
7	MOVRA R	-	1	(R)->(A) (0 \leq R \leq 511)
8	PAGE N	-	1	N<0> -> (PCRH<3>)

附录1.3 算术/逻辑运算指令

序号	指令	影响状态位	机器周期	操作
9	ADD R, F	C, DC, Z	1	(R)+(A)→(目标)
10	ADDC R, F	C, DC, Z	1	(R)+(A)+C→(目标)
11	ADDCI I	C, DC, Z	1	I+(A)+C→(A)
12	ADDI I	C, DC, Z	1	I+(A)→(A)
13	AND R, F	Z	1	(A).AND.(R)→(目标)
14	ANDI I	Z	1	I.AND.(A)→(A)
15	BCC R, M	-	1	0→R<M> (0≤M≤7)
16	BSS R, M	-	1	1→R<M> (0≤M≤7)
17	BTT R, M	-	1	~(R<M>)→R<M> (0≤M≤7)
18	CLR R	Z	1	(R) = 0
19	CLRA	Z	1	(A) = 0
20	CLRB	Z	1	(B) = 0
21	COM R, F	Z	1	~(R)→(目标)
22	DAR R, F	C	1	对(R)进行十进制调整→(目标)
23	DAW	C	1	对(A)进行十进制调整→(A)
24	DEC R, F	C, DC, Z	1	(R)-1→(目标)
25	INC R, F	C, DC, Z	1	(R)+1→(目标)
26	IOR R, F	Z	1	(A).OR.(R)→(目标)
27	IORI I	Z	1	I.OR.(A)→(A)
28	MUL R, F	-	1	(R).MUL.(A)→{B,目标}
29	MULI I	-	1	I.MUL.(A)→{B, A}
30	RL R, F	C, Z	1	
31	RLNC R, F	Z	1	
32	RR R, F	C, Z	1	
33	RRNC R, F	Z	1	
34	SETR R	-	1	FF _H →(R)
35	SUB R, F	C, DC, Z	1	(R)-(A)→(目标)
36	SUBC R, F	C, DC, Z	1	(R)-(A)-(~C)→(目标)
37	SUBCI I	C, DC, Z	1	I-(A)-(~C)→(A)
38	SUBI I	C, DC, Z	1	I-(A)→(A)
39	SSUB R, F	C, DC, Z	1	(A)-(R)→(目标)
40	SSUBC R, F	C, DC, Z	1	(A)-(R)-(~C)→(目标)
41	SSUBCI I	C, DC, Z	1	(A)-I- (~C)→(A)
42	SSUBI I	C, DC, Z	1	(A)-I→(A)
43	SWAP R, F	-	1	R<3:0>→(目标)<7:4>, R<7:4>→(目标)<3:0>
44	XOR R, F	Z	1	(A).XOR.(R)→(目标)
45	XORI I	Z	1	I.XOR.(A)→(A)

附录1.4 程序控制指令

序号	指令	影响状态位	机器周期	操作
46	CALL I	-	2	PC+1→TOS, I→PC<10:0>
47	CWDT	N_TO, N_PD	1	00 _H →WDT, 0→WDT Prescaler, 1→N_TO, 1→N_PD
48	GOTO I	-	2	I→PC<10:0>
49	IDLE	N_TO, N_PD	1	00 _H →WDT, 0→WDT Prescaler, 1→N_TO, 0→N_PD
50	JBC R, M	-	1(2)	Skip if R<M> = 0 (0≤M≤7)
51	JBS R, M	-	1(2)	Skip if R<M> = 1 (0≤M≤7)
52	JCAIE I	-	1(2)	skip if (A) = i
53	JCAIG I	-	1(2)	skip if (A) > i
54	JCAIL I	-	1(2)	skip if (A) < i
55	JCRAE R	-	1(2)	skip if (R) = (A)
56	JCRAG R	-	1(2)	skip if (R) > (A)
57	JCRAL R	-	1(2)	skip if (R) < (A)
58	JDEC R, F	-	1(2)	(R)-1→(目标), Skip if (目标) = 0
59	JINC R, F	-	1(2)	(R)+1→(目标), Skip if (目标) = 0
60/61	NOP	-	1	No operation
62	POP	-	1	自动从相应的镜像寄存器, 恢复 A,B,PSW,PCRH,BKSR 寄存器的值
63	PUSH	-	1	自动将 A,B,PSW,PCRH,BKSR 寄存器的值, 压栈到相应的镜像寄存器, 进行保护
64	RET	-	2	TOS→PC
65	RETIA I	-	2	I→(A), TOS→PC
66	RETIE	-	2	TOS→PC, 1→GIE

注 1: I—立即数, F—标志位, A—寄存器 A, B—寄存器 B, R—寄存器 R, M—寄存器 R 的第 M 位。

注 2: C—进位/借位, DC—半进位/半借位, Z—零标志位。

注 3: TOS—顶级堆栈。

注 4: 如果 F = 0, 则目标寄存器为寄存器 A; 如果 F = 1, 则目标寄存器为寄存器 R。

注 5: PAGE 指令中, 立即数 N 的位数, 视实际芯片而定。对 HR7P171 芯片, 只使用 PCRH<3>进行 page 的选择, 所以立即数 N 的位数是 1。

附录2 电气特性

附录2.1 参数特性表

◆ 最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	-	-0.3 ~ 7.5	V
输入电压	V _{IN}	-	-0.3 ~ VDD + 0.3	V
输出电压	V _{OUT}	-	-0.3 ~ VDD + 0.3	V
存储温度	T _{STG}	-	-55 ~ 125	°C
操作温度	T _{OPR}	VDD: 3.0 ~ 5.5V	-40 ~ 85	°C

◆ 芯片功耗特性参数表

参数	符号	最小值	典型值	最大值	单位	工作条件
芯片供电电压	VDD	3.0	-	5.5	V	-40°C ~ 85°C
IDLE1 模式下 芯片电流	I _{PD}	-	160	-	uA	25°C, VDD = 5V, BOR 不使能, WDT 不使能。
		-	160	-	uA	25°C, VDD = 5V, BOR 不使能, WDT 使能, 时 钟源 256 分频, 1024 Tosc 唤醒延时。
		-	170	-	uA	25°C, VDD = 5V, BOR 使能, WDT 不使能。
IDLE0 模式下 芯片电流	I _{PD}	-	1.01	-	mA	25°C, VDD = 5V, 8MHz 时钟输入, BOR 不使能, WDT 不使能。
		-	1.01	-	mA	25°C, VDD = 5V, 8MHz 时钟输入, BOR 不使能, WDT 使能, 时 钟源 256 分频, 1024 Tosc 唤醒延时。
		-	1.02	-	mA	25°C, VDD = 5V, 8MHz 时钟输入, BOR 使能, WDT 不使能。
正常运行模式 芯片电流	I _{OP}	—	3	—	mA	25°C, VDD = 5V, 正常 运行模式, 8MHz 时钟 输入, I/O 端口输出固定 电平, 无负载。

◆ 芯片功耗特性参数表 (续)

参数	符号	最小值	典型值	最大值	单位	工作条件
VDD 管脚的最大输入电流	I_{MDD}	—	80	—	mA	25°C, VDD = 5V
VSS 管脚的最大输出电流	I_{MSS}	—	200	—	mA	25°C, VDD = 5V
非大电流 I/O 端口灌电流	I_{OL}	—	15	—	mA	25°C, VDD = 5V $V_{OL} = 0.6V$
非大电流 I/O 端口拉电流	I_{OH}	—	15	—	mA	25°C, VDD = 5V $V_{OH} = 4.4V$
大电流 I/O 端口灌电流	I_{OL}	—	30	—	mA	25°C, VDD = 5V $V_{OL} = 0.6V$
大电流 I/O 端口拉电流	I_{OH}	—	15	—	mA	25°C, VDD = 5V $V_{OH} = 4.4V$

◆ 芯片输入端口特性表

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输入高电平 (有施密特输入特性)	V_{IH}	0.8VDD	-	VDD	V	3.0V ≤ VDD ≤ 5.5V
复位端口 N_MRST 输入高电平(有施密特输入特性)		0.8VDD	-	VDD	V	
I/O 端口输入低电平	V_{IL}	VSS	-	0.18VDD	V	
复位端口 N_MRST 输入低电平		VSS	-	0.2VDD	V	
I/O 端口输入漏电流	I_{IL}	-	-	±1	μA	3.0V ≤ VDD ≤ 5.5V (端口处于高阻状态)
复位端口 N_MRST 输入漏电流		-	-	5	μA	$VSS \leq V_{PIN} \leq VDD$
I/O 端口输入弱上拉 电流	I_{WUP}	15	-	70	μA	3.0V ≤ VDD ≤ 5.5V $V_{PIN} = VSS$

◆ 芯片输出端口特性表

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输出高电平	V_{OH}	VDD-0.7	-	-	V	3.0V ≤ VDD ≤ 5.5V $I_{OH} = 3.0mA$
I/O 端口输出低电平	V_{OL}	-	-	0.6	V	3.0V ≤ VDD ≤ 5.5V $I_{OL} = 8.5mA$

◆ 时钟要求

参数	符号	最小值	典型值	最大值	单位	测试条件
系统时钟频率	Fosc	-	-	16	MHz	3.0V≤VDD≤5.5V
系统时钟周期	Tosc	62.5	-	-	ns	3.0V≤VDD≤5.5V
机器周期	T _{INST}	250	-	-	ns	-
外部时钟高电平和低电平时间	T _{OSL} , T _{OSH}	15	-	-	ns	-
外部时钟上升和下降时间	T _{OSR} , T _{OSF}	-	-	15	ns	-
WDT 计数溢出时间	T _{WDT}	13 (37K)	17 (30K)	21 (25K)	ms	时钟源不分频, VDD=5V

◆ ADC 交流特性表

参数名	典型值	单位
分辨率	10	bit
差分线性度	±1	LSB
积分线性度	±1	LSB
失调误差	2.5	LSB
参考电压范围	3.0~ VDD+0.3	V
模拟电压输入范围	0 ~ V _{REF}	V
输入电容	40	Pf
模拟输入推荐输入电阻	10	KΩ

◆ AD 转换时间对照表

A/D 时钟源 选择	工作频率			
	16M	8M	4M	1M
Fosc/2	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*	Tad = 2us
Fosc/8	不推荐使用 1*	不推荐使用 1*	Tad = 2us	Tad = 8us
Fosc/32	Tad = 2us	Tad = 4us	Tad = 8us	不推荐使用 2*
Frc	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us

注 1*: Tad 值不满足设计要求不推荐使用;

注 2*: 转换时间太慢, 推荐选择其它分频设置。

◆ 模拟比较器 ACP 交流特性表

特性	最小值	典型值	最大值	单位
输入失调电压	-	±5	±10	mV
输入共模电压	0	-	VDD-1.5	V
响应时间	-	-	10	us


◆ 内部 16MHz 时钟校准特性表

校准条件	工作条件	最小值	典型值	最大值	单位
25°C, 将频率校准至 16MHz	25°C, VDD = 3.0V~5.5V	15.68	16	16.32	MHz
	-40°C~85°C, VDD = 3.0V~5.5V	13.5	16	17.5	MHz


附录2.2 参数特性图

本节中所列图示未经过量产测试，仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围，此类信息也仅供参考，芯片只保证在指定的范围内正常工作。


◆ 正常运行模式下芯片电流随时钟频率变化图（室温 25℃）




◆ 外部复位信号输入特性图（室温 25℃）



◆ I/O 端口信号输入特性图（室温 25°C）




◆ WDT 溢出时间随电压温度变化曲线图




◆ 内部 16MHz 时钟频率随电压温度变化曲线图

在 VDD=3.3V, 25°C 条件下, 将频率校准至 16MHz, 再改变电压和温度条件, 进行频率测试




◆ I/O 端口信号输出特性图（非大电流驱动端口）


A: V_{OL} vs. I_{OL} @VDD = 5.5V（非大电流驱动端口）




B: V_{OH} vs. I_{OH} @VDD = 5.5V（非大电流驱动端口）




C: V_{OL} vs. I_{OL} @VDD = 5.0V (非大电流驱动端口)




D: V_{OH} vs. I_{OH} @VDD = 5.0V (非大电流驱动端口)



E: V_{OL} vs. I_{OL} @VDD = 3.5V (非大电流驱动端口)




F: V_{OH} vs. I_{OH} @VDD = 3.5V (非大电流驱动端口)




◆ I/O 端口信号输出特性图（大电流驱动端口）


A: V_{OL} vs. I_{OL} @VDD = 5.5V（大电流驱动端口）




B: V_{OH} vs. I_{OH} @VDD = 5.5V（大电流驱动端口）




C: V_{OL} vs. I_{OL} @VDD = 5.0V (大电流驱动端口)



D: V_{OH} vs. I_{OH} @VDD = 5.0V (大电流驱动端口)



E: V_{OL} vs. I_{OL} @VDD = 3.5V (大电流驱动端口)



F: V_{OH} vs. I_{OH} @VDD = 3.5V (大电流驱动端口)

