

## 8位 MCU HR6P67L

# 数据手册

- □产品简介
- ☑ 数据手册
- □产品规格

上海海尔集成电路有限公司

2011年12月26日



## 海尔 MCU 芯片使用注意事项

#### 关于芯片的上/下电

海尔 MCU 芯片具有独立电源管脚。当 MCU 芯片应用在多电源供电系统时,应先对 MCU 芯片上电,再对系统其他部件上电;反之,下电时,先对系统其他部件下电,再对 MCU 芯片下电。若操作顺序相反则可能导致芯片内部元件过压或过流,从而导致芯片故障或元件退化。具体可参照芯片的数据手册说明。

#### 关于芯片的复位

海尔 MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统,内部上电复位电路可能失效,建议用户使用外部复位、下电复位、看门狗复位等,确保复位电路正常工作。在系统设计时,若使用外部复位电路,建议采用三极管复位电路、RC 复位电路。若不使用外部复位电路,建议采用复位管脚接电阻到电源,或采取必要的电源抖动处理电路或其他保护电路。具体可参照芯片的数据手册说明。

#### 关于芯片的时钟

海尔 MCU 芯片具有内部和外部时钟源。内部时钟源会随着温度、电压变化而偏移,可能会影响时钟源精度;外部时钟源采用陶瓷、晶体振荡器电路时,建议使能起振延时;使用 RC 振荡电路时,需考虑电容、电阻匹配;采用外部有源晶振或时钟输入时,需考虑输入高/低电平电压。具体可参照芯片的数据手册说明。

#### 关于芯片的初始化

海尔 MCU 芯片具有各种内部和外部复位。对于不同的应用系统,有必要对芯片寄存器、内存、功能模块等进行初始化,尤其是 I/O 管脚复用功能进行初始化,避免由于芯片上电以后,I/O 管脚状态的不确定情况发生。

#### 关于芯片的管脚

海尔 MCU 芯片具有宽范围的输入管脚电平,建议用户输入高电平应在 V<sub>IHMIN</sub>之上,低电平应在 V<sub>ILMAX</sub>之下。避免输入电压介于 V<sub>IHMIN</sub>和 V<sub>ILMAX</sub>之间,以免波动噪声进入芯片。对于未使用的输入/输出管脚,建议用户设置为输入状态,并通过电阻接至电源或地,或设置为输出状态,输出固定电平。对未使用的管脚处理因应用系统而异,具体遵循应用系统的相关规定和说明。

#### 关于芯片的 ESD 防护措施

海尔 MCU 芯片具有满足工业级 ESD 标准保护电路。建议用户根据芯片存储/应用的环境采取适当静电防护措施。应注意应用环境的湿度;建议避免使用容易产生静电的绝缘体;存放和运输应在抗静电容器、抗静电屏蔽袋或导电材料容器中;包括工作台在内的所有测试和测量工具必须保证接地;操作者应该佩戴静电消除手腕环手套,不能用手直接接触芯片等。

#### 关于芯片的 EFT 防护措施

海尔 MCU 芯片具有满足工业级 EFT 标准的保护电路。当 MCU 芯片应用在 PCB 系统时,需要遵守 PCB 相关设计要求,包括电源、地走线(包括数字/模拟电源分离,单/多点接地等等)、复位管脚保护电路、电源和地之间的去耦电容、高低频电路单独分别处理以及单/多层板选择等。

#### 关于芯片的开发环境


海尔 MCU 芯片具有完整的软/硬件开发环境,并受知识产权保护。选择上海海尔集成电路有限公司或其指定的第三方公司的汇编器、编译器、编程器、硬件仿真器开发环境,必须遵循与芯片相关的规定和说明。

注:在产品开发时,如遇到不清楚的地方,请通过销售或其它方式与上海海尔集成电路有限公司联系。



## 产品订购信息

型号	程序存储器	数据存储器	封装
HR6P67P4DL	OTP: 2K Words	SDAM 64 Pytos	DIP14
HR6P67P4SL	OTF: ZK Wolds	SRAM: 64 Bytes	SOP14



地 址:中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编: 200235

E-mail: support@ichaier.com 电 话: +86-21-60910333 传 真: +86-21-60914991

网 址: http://www.ichaier.com

#### 版权所有©

#### 上海海尔集成电路有限公司

本数据手册的信息在发行时是经过核实并且尽最大努力使之精确的。上海海尔集成电路有限公司不为由于使用本数据手册而可能带来的风险或后果负责。手册中的实例仅作为说明用途,上海海尔集成电路有限公司不担保或确认这些实例是合适的、不需进一步修改的、或推荐使用的。上海海尔集成电路有限公司保留不需要通知本数据手册读者而修改本数据手册的权利。如需得到最新的产品信息,请随时用上述联系方式与上海海尔集成电路有限公司联系。

V2.2



## 修订历史

版本	修改日期	更改概要
V1.0	2008-01-09	初版
V2.1	2011-05-05	加强描述: 产品订购信息, 1.1, 2.4.1, 2.5, 3.2.1, 3.2.2, 3.2.3, 4.2, 4.3, 5.1.1.2, 5.1.2.4, 5.1.3.2, 5.3.1, 6.1.3, 附录 1.1, 附录 2.1, 附录 2.2 错误修正: 1.1, 1.3, 4.2, 4.5.2, 4.6, 5.2.2, 6.2.3, 6.3.1, 6.3.2, 6.3.3, 6.5.2
V2.2	2011-12-26	加强描述: 1.1, 1.3, 2.3, 2.4.1, 5.2.3, 6.1.2, 6.1.3, 6.1.4, 5.1.2.4, 6.1.2, 第7章, 附录1, 附录2, 产品订购信息



#### 目 录

#### 内容目录 芯片简介......10 第1章 1.1 1.2 1.3 1.4 管脚说明.......13 1.5 1.5.1 1. 5. 2 内核特性......16 第 2 章 CPU内核概述.......16 2. 1 2. 2 系统时钟和机器周期......16 2.3 2.4 程序计数器 (PC) 和硬件堆栈......16 2.4.2 硬件堆栈.......17 2 5 第 3 章 3. 1 3. 1. 2 寻址方式.......20 3. 1. 3 数据存储器.......21 3. 2 数据存储空间地址映射 21 3. 2. 1 寻址方式 22 3. 2. 2 特殊功能寄存器空间.......24 3. 2. 3 3. 2. 4 输入/输出端口......27 第 4 章 4. 1 概述 27 4.2 4.3 I/O端口弱上拉.......30 4.4 4.5 外部中断.......31 4. 5. 1 外部按键中断(KINT)......31 4.6 第5章 定时器/计数器模块(Timer/Counter)......33 5.1 8 位定时器/计数器(T8)......33

V2.2

5. 1. 1. 1

5. 1. 1. 2

5. 1. 1. 3


5/67

工作模式.......33

预分频器.......34



			5.	1. 1. 4	中断标志		34
		5.	1. 2	门控型	16 位定时器/计数器	(T16G)	34
			5.	1. 2. 1	概述		34
			5.	1. 2. 2	工作模式		35
			5.	1. 2. 3	门控设计		36
			5.	1. 2. 4	振荡器		36
		5.	1. 3	特殊功	能寄存器		36
	5. 2	2	模	/数转换器	模块(ADC)		38
		5.	2. 1	概述			38
		5.	2. 2	操作说	明		38
		5.	2. 3	特殊功	能寄存器		39
	5. 3	3	模	拟比较器	(ACP)		41
		5.	3. 1	概述			41
		5.	3. 2	操作说	明		41
		5.	3. 3	特殊功	能寄存器		42
	5. 4	1	参	考电压模	块		43
		5.	4. 1	概述			43
		5.	4. 2	操作说	明		43
		5.	4. 3	特殊功	能寄存器		43
第(	6 章		特	殊功能及	操作特性		44
	6. 1		系	统时钟及	振荡器		44
		6.	1. 1	概述			44
		6.	1. 2	外部时	钟		44
		6.	1. 3	内部时	钟		46
		6.	1. 4	特殊功	能寄存器		46
	6. 2	2	复	位模块			48
		6.	2. 1	概述			48
		6.	2. 2	应用举	例		48
		6.	2. 3	特殊功	能寄存器		49
	6. 3	3	中	断处理			50
		6.	3. 1	概述			50
		6.	3. 2	操作说	明		50
		6.	3. 3	特殊功	能寄存器		51
	6. 4	ļ	看	门狗定时	<del></del>		54
		6.	4. 1	概述			54
	6. 5	5	低	功耗操作			55
		6.	5. 1	休眠			55
		6.	5. 2	唤醒			55
	6. 6	3	芯	片配置字			56
第二	7 章		芯	片封装图			57
	7. 1		14	I-pin 封装	图		57
附录	է 1		指	令集			59
	附表	录 1	. 1	概述			59
	附表	录 1	. 2	指令操	作说明		59





附录 2	电气特性	6 <sup>-</sup>
附录 2.	<b>1</b> 参数特性表	6 <sup>.</sup>
附录 2.2	2 参数特性图	64



#### 图目录 HR6P67L结构框图......12 图 1-1 图 1-2 图 3-1 数据区地址映射示意图......21 图 3-2 图 3-3 图 4-1 输入/输出端口结构图B 28 图 4-2 输入端口结构图C......28 图 4-3 图 5-1 T16G内部结构图 34 图 5-2 图 5-3 图 5-4 ADC时序特征图 ...... 39 图 5-5 模拟比较器示意图 .......41 图 5-6 图 6-1 芯片系统时钟选择框图......44 晶体/陶瓷振荡器模式(HS、XT、LP模式)......44 图 6-2 图 6-3 振荡器RC模式等效电路图及外围参考图......45 图 6-4 EC外灌时钟输入模式参考图 .......46 图 6-5 芯片复位原理图.......48 图 6-6 RC复位电路.......48 图 6-7 图 6-8 图 6-9 图 6-10



ᆂ	$\Box$	ユ
衣	Ħ	氺

表	1-1	管脚封装对照表	13
表	1-2	管脚说明	15
表	4-1	I/O端口结构信息表	28
表	4-2	I/O端口弱上拉	30
表	4-3	外部端口中断	31
		外部按键中断	
表	6-1	晶体振荡器电容参数参考表	45
表	6-2	外部RC模式推荐参数	45
表	6-2	中断使能表	50
		休眠唤醒表	



## 第1章 芯片简介

#### 1.1 概述

#### ◆ 内核

- ◇ 高性能哈佛型 RISC CPU 内核
- ◇ 48 条精简指令
- ◇ 工作频率最高为 16MHz
- ◇ 8级 PC 硬件堆栈
- ◆ 复位向量位于 0000<sub>H</sub>,中断向量位于 0004<sub>H</sub>、000D<sub>H</sub>和 0021<sub>H</sub>,支持中断向量表
- ◇ 支持中断处理, 共7个中断源

#### ◆ 存储资源

- ◇ 2K Words OTP 程序存储器
- ◇ 64 Bytes SRAM 数据存储器
- ◇ 程序存储器支持直接寻址和相对寻址
- ◇ 数据存储器支持直接寻址和间接寻址

#### ◆ I/O 端口

- ◇ PA端口(PA0~PA5)
- ◇ PC 端口 (PC0~PC5)

### ◆ 外设

- ◇ 8 位定时器 T8
  - 定时器模式(系统时钟)/计数器模式(外部计数时钟输入)
  - 支持可配置预分频器
  - 支持中断产生
- ◇ 门控型 16 位定时器 T16G
  - 定时器模式(系统时钟)/计数器模式(外部计数时钟输入)
  - 支持可配置预分频器
  - 支持门控定时/计数
  - 支持中断产生
- ◇ 模拟数字转换器 ADC
  - 支持 10 位数字转换精度
  - 支持 8 通道模拟输入端
  - 支持中断产生
- ◇ 模拟比较器 ACP 和参考电压模块
  - 1个模拟比较器
  - 1个参考电压模块,可编程设置

#### ◆ 特殊功能

◇ 内部 4MHz 时钟



- 不可分频
- 出厂前,芯片已经在常温 25℃,工作电压为 5V 条件下校准,校准精度为±2%
- ◇ 支持低功耗休眠模式及唤醒操作
- ◇ 内嵌上电复位电路
- ◇ 内嵌低电压检测复位电路
- ◇ 支持外部复位
- ◇ 支持独立硬件看门狗定时器
- ◇ 支持编程器编程
- ◇ 支持编程代码加密保护
- ◆ 设计及工艺
  - ◇ 低功耗、高速 OTP CMOS 工艺
  - ◇ 14 个管脚,采用 SOP/DIP 封装
- ◆ 工作条件
  - ◇ 工作电压范围: 3.5V~5.5V
  - ◇ 工作温度范围: -40~85℃

### 1.2 应用领域

本芯片可用于吸尘器、智能充电器、摩托车点火器、安防等领域。



### 1.3 结构框图




图 1-1 HR6P67L 结构框图

注: #MRST 表示低电平有效。



### 1.4 管脚分配图




图 1-2 HR6P67L (DIP14/SOP14) 顶视图

注: #MRST, #T16GI表示低电平有效。

## 1.5 管脚说明

#### 1.5.1 管脚封装对照表

管脚名	HR6P67L
目 M 石	DIP14/SOP14
PA0/KIN0/AN0/C1+	13
PA1/KIN1/AN1/C1-/VREF	12
PA2/KIN2/AN2/COUT/T8CKI/PINT	11
PA3/KIN3/#MRST/VPP	4
PA4/KIN4/AN3/#T16GI/T16GOSC2/OSC2/CLKO	3
PA5/KIN5/T16GCKI/T16GOSC1/OSC1/CLKI	2
PC0/AN4	10
PC1/AN5	9
PC2/AN6	8
PC3/AN7	7
PC4	6
PC5	5
VDD	1
VSS	14

表 1-1 管脚封装对照表

V2.2



## 1.5.2 管脚复用说明

管脚名	管脚复用	A/D	端口说明	备注	
	PA0	D	通用 I/O		
DA O (KINIO (ANIO (O.A.)	KIN0	D	外部按键中断输入0	~ XX (+ A) = 1   L).	
PA0/KIN0/AN0/C1+	AN0	Α	ADC 模拟通道 0 输入	可单独使能弱上拉	
	C1+	Α	模拟比较器正输入		
	PA1	D	通用 I/O		
	KIN1	D	外部按键中断输入1		
PA1/KIN1/AN1/C1-/VREF	AN1	Α	ADC 模拟通道 1 输入	可单独使能弱上拉	
	C1-	Α	模拟比较器负输入		
	VREF	Α	外部 A/D 参考电平输入		
	PA2	D	通用 I/O		
	KIN2	D	外部按键中断输入2		
PA2/KIN2/AN2/COUT/	AN2	Α	ADC 模拟通道 2 输入	그 삼 쑈 (녹 사 과 ㅣ, 뇬	
T8CKI/PINT	COUT	D	模拟比较器输出	可单独使能弱上拉	
	T8CKI	D	T8 时钟输入		
	PINT	D	外部端口中断输入		
	PA3	D	通用输入		
	KIN3	D	外部按键中断输入3		
PA3/KIN3/#MRST/VPP	VPP	Α	编程电压输入	-	
	#MRST	D	主复位信号输入		
	PA4	D	通用 I/O		
	KIN4	D	外部按键中断输入4		
DA AUZINIA/ANIO/#TACOI/	#T16GI	D	T16G 门控输入		
PA4/KIN4/AN3/#T16GI/ T16GOSC2/OSC2/CLKO	OSC2	Α	晶振/谐振器输出	可单独使能弱上拉	
1 10GUSU2/USU2/ULKU	CLKO	D	Fosc/4 参考时钟输出		
	T16GOSC2	Α	T16G 振荡器输出		
	AN3	Α	ADC 模拟通道 3 输入		
	PA5	D	通用 I/O		
	KIN5	D	外部按键中断输入5		
PA5/KIN5/T16GCKI/	OSC1	Α	晶振/谐振器输入	可单独使能弱上拉	
T16GOSC1/OSC1/CLKI	CLKI	A/D	时钟输入	<b>り早独</b> 使能務上型	
	T16GOSC1	Α	T16G 振荡器输入		
	T16GCKI	D	T16G 时钟输入		
DC0/ANA	PC0	D	通用 I/O		
PC0/AN4	AN4	Α	ADC 模拟通道 4 输入	-	
PC1/AN5	PC1	D	通用 I/O		
FOI/AINO	AN5	Α	ADC 模拟通道 5 输入	7 -	
DC2/ANG	PC2	D	通用 I/O	-	
PC2/AN6	AN6	Α	ADC 模拟通道 6 输入	-	



#### 【续】

管脚名	管脚复用	A/D	端口说明	备注
PC3/AN7	PC3		通用 I/O	
FGJ/AIN/	AN7	Α	ADC 模拟通道 7 输入	-
PC4	PC4	D	通用 I/O	-
PC5	PC5	D	通用 I/O	-
VDD	VDD	-	电源	-
VSS	VSS	-	地, <b>0V</b> 参考点	-

表 1-2 管脚说明

注 1: A = 模拟, D = 数字;

注 2: #MRST 表示低电平有效;

注 3: 除 PA3 外,所有通用数据 I/O 均为 TTL 施密特输入和 CMOS 输出驱动。PA3 为 TTL 输入。



## 第2章 内核特性

#### 2.1 CPU内核概述

#### ◆ 内核特性

- ◇ 高性能哈佛型 RISC CPU 内核
- ◇ 48条精简指令,指令长度15位
- ◇ 工作频率最高为 16MHz
- ◇ 支持直接、间接和相对寻址三种寻址方式
- ◇ 复位向量位于 0000<sub>H</sub>,默认中断向量位于 0004<sub>H</sub>,支持中断向量表
- ◇ 支持中断处理,共7个中断源

#### 2.2 系统时钟和机器周期

本芯片系统时钟频率最高支持 16MHz。通过片内时钟生成器,产生四个不重叠的正交时钟 phase1 (p1),phase2 (p2),phase3 (p3) 和 phase4 (p4)。四个不重叠的正交时钟组成一个机器周期。

#### 2.3 指令集概述

本芯片采用 HR6P 系列 48 条精简指令集系统。所有指令都是单字指令。

除了部分条件跳转与控制程序流程的指令需要两个机器周期来完成,其他指令的执行都是在一个机器周期中完成。4个系统时钟周期为一个机器周期,若芯片系统时钟频率为4MHz,一个机器周期的时间为1µs。

具体指令集请参考《附录 指令集》。

#### 2.4 程序计数器 (PC) 和硬件堆栈

#### 2. 4. 1 程序计数器 (PC)

本芯片支持 11 位程序计数器(PC),可寻址范围  $0000_H \sim 07FF_H$ ,超出地址范围会导致循环。复位后,PC 指向  $0000_H$ 。产生中断后,PC 会根据不同的中断向量模式,指向相应的中断向量入口地址。

11位的程序计数器 PC<10:0>,其中 PC<7:0>可通过 PCRL 直接读写,而 PC<10:8>不能直接读写,只能通过 PCRH<2:0>间接赋值。复位时,PCRL、PCRH 和 PC都会被清零。PC 硬件堆栈操作不会影响 PCRH 寄存器的值。

下面是执行各种指令时,PC 值的变化情况:

- ◇ 执行以 PCRL 为目标寄存器的指令时,写入 PCRL 的值为 8 位的运算结果, PC 值的高字节从 PCRH<2:0>寄存器装入;
- ◆ 执行 CALL, GOTO, LCALL 指令时, PC 值由指令中的 11 位立即数(操作数)提供;

V2.2



◇ 执行其他指令时, PC 值自动加 1。

#### 应用例程: 以 PCRL 为目标寄存器的指令应用程序。

. . . . . .

MOVI pageaddr

MOVA PCRH ; 设置表格页面地址

MOVI tableaddr ; 设置偏移量给 A 寄存器

LCALL TABLE ; 调用子程序方式查表

. . . . . .

**TABLE** 

ADD PCRL ; PC 加上偏移量,指向访问的地址

RETIA 0X01

RETIA 0X02

RETIA 0X03

. . . . .

#### 2.4.2 硬件堆栈

芯片内有 8 级硬件堆栈,堆栈位宽与 PC 位宽相等,用于 PC 的压栈和出栈。执行 CALL、LCALL 指令或中断被响应后,PC 自动压栈保护;当执行 RET、RETIA 或 RETIE 指令时,堆栈会将最近一次压栈的值返回至 PC。

硬件堆栈只支持 8 级缓冲操作,即硬件堆栈只保存最近的 8 次压栈值,对于连续超过 8 次的压栈操作,第 9 次的压栈数据使得第 1 次的压栈数据丢失。同样,超过 8 次的连续出栈,第 9 次出栈操作,可能使得程序流程不可控。



## 2.5 特殊功能寄存器

寄存器名称		选择寄存器(BSET)				
地址	081 <sub>H</sub>					
复位值			1111 1111			
			T8/WDT 分频比选择位			
			000: 1:2			
			001: 1:4			
			010: 1:8			
PS<2:0>	bit2-0	R/W	011: 1:16			
			100: 1:32			
			101: 1:64			
			110: 1:128			
			111: 1:256			
			预分频器选择位			
PSA	bit3	R/W	0: 预分频器用于 T8			
			1: 预分频用于 WDT			
			T8 时钟沿选择位			
T8SE	bit4	R/W	0: T8CKI 外部时钟上升沿计数			
			1: T8CKI 外部时钟下降沿计数			
			T8 时钟源选择位			
T8CS	bit5	R/W	0: 内部系统时钟 4 分频 Fosc/4			
			1: T8CKI 外部时钟输入			
			PINT 中断信号触发边沿选择位			
INTEDG	bit6	R/W	0: PINT 端口的下降沿触发			
			1: PINT 端口的上升沿触发			
			PA 口弱上拉控制位			
#PAPU	bit7	R/W	0: 使能 PA 口弱上拉			
			1: 禁止 PA 口弱上拉			



寄存器名称		程序状态字寄存器(PSW)				
地址		003 <sub>н</sub> 083 <sub>н</sub>				
复位值			0001 1xxx			
С	bit0	R/W	<b>全进位和/全借位</b> 0: 无进位或有借位 1: 有进位或无借位			
DC	bit1	R/W	半进位和/半借位 0: 低四位无进位或低四位有借位 1: 低四位有进位或低四位无借位			
Z	bit2	R/W	零标志位 0: 算术或逻辑运算的结果不为零 1: 算术或逻辑运算的结果为零			
#PD	bit3	R	低功耗标志位 0: 执行 IDLE 指令后被清零 1: 上电复位或执行 CWDT 指令后被置 1			
#TO	bit4	R	WDT 溢出标志位         0: WDT 计数溢出时被清零         1: 上电复位或执行 CWDT、IDLE 指令后被置 1			
RP0	bit5	R/W	<b>寄存器空间选择位(直接寻址)</b> 0: 选择存储体组 0(00 <sub>H</sub> ~ 5F <sub>H</sub> ) 1: 选择存储体组 1(80 <sub>H</sub> ~ DF <sub>H</sub> )			
-	bit7-6	-	-			



## 第3章 存储资源

#### 3.1 程序存储器

#### 3.1.1 概述

本芯片的程序存储器为 2K Words OTP。程序计数器 PC 为 11 位字宽,可寻址范围  $0000_H \sim 07FF_H$ ,寻址超出  $07FF_H$ 就会导致循环。复位向量位于  $0000_H$ ,中断向量入口地址位于  $0000_H$ , $0000_H$ 和  $0021_H$ 。

#### 3.1.2 寻址方式

程序存储器支持直接寻址和相对寻址。

程序指针 PC 通过直接寻址,从程序存储器中获取执行指令。当程序执行相对跳转指令 JUMP 时,程序指针 PC 执行相对寻址。相对寻址范围为 PC+1+I。有符号立即数 I 为相对跳转指令的操作数,即-128~127。

#### 3.1.3 程序存储空间地址映射和堆栈示意图




图 3-1 程序区地址映射和堆栈示意图



#### 3.2 数据存储器

#### 3.2.1 数据存储空间地址映射

数据存储器由特殊功能寄存器和通用数据寄存器构成,可分为 2 个存储体组(存储体组0~1)。存储体组0由特殊功能寄存器空间0和通用数据寄存器空间0构成,存储体组1由特殊功能寄存器空间1和通用数据寄存器空间1构成。




图 3-2 数据区地址映射示意图

V2.2 21/67



#### 3. 2. 2 寻址方式

数据存储器的寻址可以采用直接寻址和间接寻址。

#### 直接寻址:

程序状态字寄存器 (PSW) 的 RP0 位,为直接寻址的高位地址,用于在存储体组 0~1 中进行选择;指令中的操作数为 7 位地址信息,用于在所选的存储体组内直接 寻址。

#### 间接寻址:

索引寄存器 (IAA) 的最高位为间接寻址的高位地址,用于在存储体组 0~1 中进行选择; IAA 的低 7 位存放低位地址信息,用于在所选的存储体组内寻址。间接寻址是通过对 IAD 寄存器的读/写来完成的。

IAD 寄存器不是一个物理寄存器,当对 IAD 寄存器进行读/写时,实际上是访问 IAA 内容所指向的单元,即 IAA 作为间接寻址的地址寄存器使用,IAD 作为间接寻址的数据寄存器使用。若用间接寻址对 IAD 寄存器本身进行读操作,返回结果为 00<sub>H</sub>;进行写操作将视为空操作(可能会影响状态位)。

#### 应用例程:采用间接寻址将存储体组 0(020H~02FH)的寄存器清零。

••••

MOVI 0X20 ; 对指针初始化

MOVA IAA ; IAA 指向 RAM

NEXT1:

CLR IAD :

INC IAA ; 指针 IAA 内容加 1

JBS IAA, 4 ;

GOTO NEXT1 ; 未完成,循环到下一个单元清零

CONTINUE:

.....

#### 应用例程:采用间接寻址方式把数据 5A<sub>H</sub> 写入存储体组 1 中 0B0<sub>H</sub> ~ 0B7<sub>H</sub> 内。

• • • • •

MOVI 0XB0 ; 对指针初始化

MOVA IAA ; IAA 指向 RAM

NEXT1:

MOVI 0X5A ; 对 A 寄存器赋值 5A<sub>H</sub>

MOVA IAD : 间接寻址赋值

INC IAA ; 指针 IAA 内容加 1



MOVI 0XB8 ; 对 A 寄存器赋值 B8<sub>H</sub>

XOR IAA, 0 ; IAA 值与 B8<sub>H</sub>异或

JBS PSW, Z ; 判断 IAA 值是否为 B8<sub>H</sub>

GOTO NEXT1 ; IAA 值不是 B8<sub>H</sub>,继续循环

CONTINUE:

••••



#### 3.2.3 特殊功能寄存器空间

特殊功能寄存器主要由特殊功能寄存器空间 0~1 构成,具体特殊功能寄存器地址映射,请参考下面表格:

特殊功能寄存器空间 0:

地址	寄存器名称	功能说明	备注
00 <sub>H</sub>	IAD	间接寻址数据寄存器	-
01 <sub>H</sub>	T8	T8 寄存器	-
02 <sub>H</sub>	PCRL	低8位程序计数器	-
03 <sub>H</sub>	PSW	程序状态字寄存器	-
04 <sub>H</sub>	IAA	间接寻址地址寄存器	-
05 <sub>H</sub>	PA	PA 端口电平状态寄存器	-
06 <sub>H</sub>	-	-	-
07 <sub>H</sub>	PC	PC 端口电平状态寄存器	-
08 <sub>H</sub>	-	-	-
09 <sub>H</sub>	1	-	-
0A <sub>H</sub>	PCRH	高8位程序计数器	-
0B <sub>H</sub>	INTC0	中断控制寄存器 0	-
0Сн	INTF0	片内外设中断标志寄存器 0	-
0D <sub>H</sub>	-	-	-
0E <sub>H</sub>	T16GL	低 8 位 T16G 计数器	-
0F <sub>H</sub>	T16GH	高 8 位 T16G 计数器	-
10 <sub>H</sub>	T16GC	T16G 控制寄存器	-
11 <sub>H</sub>	-	-	-
12 <sub>H</sub>	-	-	-
13 <sub>H</sub>	1	-	-
14 <sub>H</sub>	-	-	-
15 <sub>H</sub>	-	-	-
16 <sub>H</sub>	1	-	-
17 <sub>H</sub>	-	-	-
18 <sub>H</sub>	-	-	-
19 <sub>H</sub>	ACPC	模拟比较控制器	-
1A <sub>H</sub>	-	-	-
1B <sub>H</sub>	-	-	-
1C <sub>H</sub>	-	-	-
1D <sub>H</sub>	-	-	-
1E <sub>H</sub>	ADCRH	高 8 位 ADC 转换寄存器	-
1F <sub>H</sub>	ADCC0	ADC 控制寄存器 0	-



### 特殊功能寄存器空间 1:

地址	寄存器名称	功能说明	备注
80 <sub>H</sub>	IAD	间接寻址数据寄存器	-
81 <sub>H</sub>	BSET	选择寄存器	-
82 <sub>H</sub>	PCRL	低8位程序计数器	-
83 <sub>H</sub>	PSW	程序状态字寄存器	-
84 <sub>H</sub>	IAA	间接寻址地址寄存器	-
85 <sub>H</sub>	PAT	PA 端口输入输出控制	-
86 <sub>H</sub>	-	-	-
87 <sub>H</sub>	PCT	PC 端口输入输出控制	-
88 <sub>H</sub>	-	-	-
89 <sub>H</sub>	-	-	-
8A <sub>H</sub>	PCRH	高8位程序计数器	-
8B <sub>H</sub>	INTC0	中断控制寄存器 0	-
8C <sub>H</sub>	INTE0	中断使能寄存器 0	-
8D <sub>H</sub>	-	-	-
8E <sub>H</sub>	PCON	电源控制寄存器	-
8F <sub>H</sub>	INTC1	中断控制寄存器 1	-
90 <sub>H</sub>	CALR	内部时钟校准寄存器	-
91 <sub>H</sub>	ADCC2	ADC 控制寄存器 2	-
92 <sub>H</sub>	-	-	-
93 <sub>H</sub>	ACPCE	模拟比较器控制使能	-
94 <sub>H</sub>	-	-	-
95 <sub>H</sub>	PAWPUC	弱上拉控制寄存器	-
96 <sub>H</sub>	KMSK	按键屏蔽控制寄存器	-
97 <sub>H</sub>	-	-	-
98 <sub>H</sub>	-	-	-
99 <sub>H</sub>	VRC	参考电压控制器	-
9A <sub>H</sub>	-	-	-
9B <sub>H</sub>	-	-	-
9C <sub>H</sub>	-	-	-
9D <sub>H</sub>	-	-	-
9E <sub>H</sub>	ADCRL	低 8 位 ADC 转换寄存器	-
9F <sub>H</sub>	ADCC1	ADC 控制寄存器 1	-



#### 3. 2. 4 通用数据存储器

本芯片的通用数据存储器为  $64 \times 8$  位 SRAM,地址映射到 2 个存储体组中。所在地址范围为  $020_H \sim 05F_H$ (存储体组 0)、 $0A0_H \sim 0DF_H$ (存储体组 1)。其中, $060_H \sim 07F_H$ 保留未用, $0A0_H \sim 0DF_H$ 的地址空间被映射到与  $020_H \sim 05F_H$ 相同的物理存储空间。通用数据存储器用于指令运行中,存放数据或控制信息,其内容在上电复位后是不确定的,未掉电的其他复位后,将保存复位前的内容。

通用数据存储器能够直接寻址,也可通过索引寄存器 IAA 间接寻址。




图 3-3 通用数据存储器地址映射示意图



## 第4章 输入/输出端口

#### 4.1 概述

本芯片支持 12 个 I/O 端口。

所有 I/O 端口都是 TTL/SMT 输入和 CMOS 输出驱动。另外 1 个输入端口为 TTL 输入。每个端口都有相应的控制寄存器 PxT,来进行输入/输出控制。若 PxT 置 1,则 I/O 端口为输入状态,若 PxT 置 0,则 I/O 端口为输出状态。其中 PA3 只能配置为输入。

当 I/O 管脚处于输出状态时,其电平由 Px 寄存器决定。1 为高电平,0 为低电平。

当 I/O 管脚处于输入状态时,其电平状态可由 Px 寄存器读取。

支持管脚复用。详细介绍和设置可参考《管脚说明》和《I/O MUX》章节。




#### 4.2 结构框图

管脚	0	_ 1 _	2	3	4	5	备注
PA	В	В	В	С	В	В	-
PC	Α	Α	Α	Α	Α	Α	-

表 4-1 I/O 端口结构信息表

注: A表示端口结构图 A, B表示端口结构图 B, C表示端口结构图 C。三种结构图如下。



V2.2



## 4. 3 I/O MUX

管脚名	管脚复用	PAT	外设使能	备注
	PA0	-	-	-
	KIN0	1	-	-
PA0	AN0	1	ADCC2<0>=1	-
	C1+	1	CM<2:0>=000,001,010	-
	C1-	1	CM<2:0>=101,110 且 CIS=1	
	PA1	-	-	-
	KIN1	1	-	-
	AN1	1	ADCC2<1>=1	-
PA1	C1-	1	CM<2:0>=000,001,010, 011,100 CM<2:0>=101,110 且 CIS=0	-
	VREF	1	VCFG=1	-
	PA2	-	-	-
	KIN2	1	-	-
DA 6	AN2	1	ADCC2<2>=1	-
PA2	COUT	0	CM<2:0>=001,011,101	-
	T8CKI	1	T8CS=1	-
	PINT	1	-	-
	PA3	1	MRSTEN=0	-
PA3	KIN3	1	MRSTEN=0	-
PA3	#MRST	1	MRSTEN=1	-
	VPP	-	-	-
	PA4	-	-	-
	KIN4	1	-	-
	#T16GI	1	T16GGE=1	-
PA4	OSC2	-	OSCS<2:0>=000,010,111	-
FA4	CLKO	-	OSCS<2:0>=001,101	-
	T16GOSC2	-	T16GOSCEN = 1 且 OSCS<2:0> = 0	-
	AN3	1	ADCC2<3>=1	-
	PA5	-	-	-
	KIN5	1	-	-
	T16CKI	1	T16GCS=1	
PA5	OSC1	-	OSCS<2:0>=000,001,010, 110,111	-
	CLKI	-	OSCS<2:0>=011	-
	T16GOSC1	-	T16GOSCEN = 1 且 OSCS<2:0> = 0	-



管脚名	管脚复用	PCT	外设使能	备注
PC0	PC0	-	-	-
PCU	AN4	1	ADCC2<4>=1	-
PC1	PC1	-	-	-
POI	AN5	1	ADCC2<5>=1	-
PC2	PC2	-	-	-
F 02	AN6	1	ADCC2<6>=1	-
PC3	PC3	-	-	-
F C 3	AN7	1	ADCC2<7>=1	-
PC4	PC4	-	-	-
PC5	PC5	-	-	-

## 4.4 I/O端口弱上拉

管脚	0	1	2	3	4	5
PA	支持	支持	支持	不支持	支持	支持
PC	不支持	不支持	不支持	不支持	不支持	不支持

表 **4-2** I/O 端口弱上拉



#### 4.5 外部中断

#### 4.5.1 外部端口中断(PINT)

PA2 支持一个外部端口中断。外部端口中断由相应的 PIE 使能,通过 INTEDG 选择上升沿触发还是下降沿触发。中断产生将影响相应的中断标志 PIF。

管脚名	中断名	中断使能	端口输入	触发选择	中断标志
PA2	PINT	PIE	PINT	INTEDG	PIF

表 4-3 外部端口中断

#### 4.5.2 外部按键中断(KINT)

PA<5:0>各支持 1 组外部按键中断。按键中断支持最多 6 个按键输入端 KIN<5:0>,每个输入端可以由相应的 KMSK<5:0>屏蔽。按键中断由 KIE 使能,任何一个未屏蔽的按键输入发生电平变化,都会产生外部按键中断,中断产生将影响相应的中断标志 KIF。

管脚名	中断名	中断使能	端口输入	按键屏蔽	中断标志
PA0	KINT	KIE	KIN0	KMSK0	KIF
PA1	KINT	KIE	KIN1	KMSK1	KIF
PA2	KINT	KIE	KIN2	KMSK2	KIF
PA3	KINT	KIE	KIN3	KMSK3	KIF
PA4	KINT	KIE	KIN4	KMSK4	KIF
PA5	KINT	KIE	KIN5	KMSK5	KIF

表 4-4 外部按键中断



## 4.6 特殊功能寄存器

寄存器名称		端口数据寄存器(PA/ PC)				
地址		PA: 005 <sub>H</sub>				
, B.m.			PC: 007 <sub>H</sub>			
复位值	XXXX XXXX					
			Px 口电平状态			
Px<5:0>	bit5-0	R/W	0: 低电平			
			1: 高电平			
-	bit7-6		-			

寄存器名称		端口方向寄存器(PAT /PCT)				
地址	PAT: 085 <sub>H</sub>					
1四月L		PCT: 087 <sub>H</sub>				
复位值	1111 1111					
			Px 口输入输出状态			
PxT<5:0>	bit5-0	R/W	0: 输出状态			
			1: 输入状态			
-	bit7-6		-			

寄存器名称		弱上拉控制寄存器(PAWPUC)				
地址		095 <sub>Н</sub>				
复位值			0011 0111			
-	bit7-6,3		-			
PAWPUC <5:0>	bit5-4, bit2-0	R/W	PAx 口內部弱上拉控制         0: 使能         1: 禁止			

寄存器名称		按键屏蔽控制寄存器(KMSK)				
地址		096 <sub>н</sub>				
复位值		0000 0000				
KMSK<5:0>	bit5~0	R/W	KINx 按键中断屏蔽使能位         0: 屏蔽按键中断         1: 使能按键中断			
-	bit7-6	-	-			



## 第5章 外设


#### 5.1 定时器/计数器模块(Timer/Counter)

本芯片包含 1 组 8 位定时器/计数器 (T8) 和 1 组门控型 16 位定时器 (T16G)。

#### 5.1.1 8 位定时器/计数器 (T8)

#### 5.1.1.1 概述

- 时钟源为系统时钟 4 分频(Fosc/4)和外部计数时钟 T8CKI
- 支持定时器模式和计数器模式
- 支持1组可配置预分频器
- 支持1组计数器,可以对系统时钟4分频/预分频输出进行计数,或对 外部时钟边沿进行计数
- 休眠状态下不可用
- 支持溢出中断



T8 内部结构图

#### 5.1.1.2 工作模式

T8 通过 T8CS 位(BSET<5>)的设置来选择工作模式。

设置 T8CS 为 0, T8 为定时器模式,使用系统时钟 4 分频作为时钟源。不 使用预分频器时,T8 寄存器的递增周期为一个机器周期。使用预分频器时, T8 寄存器的递增周期为预分频器的输出信号周期。

设置 T8CS 为 1, T8 为计数器模式, 使用外部时钟源。时钟信号是从 T8CKI 端口输入,通过 T8SE 位(BSET<4>)的设置来选择对外部时钟的上升沿 或下降沿计数。当 T8SE 位为 0 时,选择上升沿计数; T8SE 位为 1 时,选 择下降沿计数。T8 寄存器在外部时钟的上升沿或下降沿递增。通过内部相 位时钟 p2 和 p4 采样,来实现 T8CKI 与内部相位时钟的同步。因此,T8CKI 保持高电平或者低电平的时间,至少为4个系统时钟周期。

V2.2 33/67



#### 5.1.1.3 预分频器

通过 PSA 位的设置 (BSET<3>) 来选择预分频是否被分配给 T8。当预分频器分配给 T8 时,任何对 T8 寄存器的写操作都会把预分频器的计数值清零,但不改变预分频器的分频比。预分频器的计数值无法读写,分频比可由 PS<2:0> (BSET<2:0>) 来配置。

#### 5.1.1.4 中断标志

T8 提供了一个溢出中断标志。当 T8 寄存器递增计数,计数值由 FF<sub>H</sub> 变为 00<sub>H</sub> 时,T8 寄存器发生溢出,T8IF 位(INTC0<2>)置 1,如果 T8IE 位(INTC0<5>)使能,并且全局中断 GIE 使能,则产生 T8 溢出中断。否则中断不被响应。在重新使能这个中断之前,为了避免误触发中断,T8IF 位必须软件清零。在 CPU 进入休眠模式后,T8 模块不工作,因此不产生中断。

#### 5.1.2 门控型 16 位定时器/计数器 (T16G)

#### 5.1.2.1 概述

- 时钟源为系统时钟 4 分频(Fosc/4)和外部计数时钟 T16GCKI
- 支持定时器模式和计数器模式
- 支持同步计数模式和异步计数模式(采用外部时钟源时)
- 支持 2 组计数器 (T16GL 和 T16GH),可以对系统时钟 4 分频/预分频输出进行计数,或对外部时钟边沿进行计数
- 支持门控设计,通过门控信号控制 T16G 定时计数
- 支持可配置预分频器
- 支持溢出中断。异步计数模式,休眠状态下,中断可唤醒 CPU




图 5-2 T16G 内部结构图

V2.2 34/67



#### 5.1.2.2 工作模式

T16G 通过 T16GCS (T16GC<1>)的设置来选择工作模式。在计数模式下,通过 T16GSYNC (T16GC<2>)设置来选择同步计数模式或异步计数模式。

1. T16G 定时器模式

当 T16GCS = 0 时,T16G 工作在定时器模式,此时 T16G 的时钟源是系统时钟的 4 分频。

注:对 T16GL 寄存器赋值 FFH 时,必须先关闭 T16G。

#### 2. T16G 同步计数器模式

当 T16GCS = 1, T16GSYNC = 0 时, T16G工作在同步计数模式下。 因为外部时钟需要与系统时钟 4 分频 p4 同步, 所以通过 T16GCKI 端口输入的外部时钟脉冲信号的高电平或低电平时间, 至少为 4Tosc(一个机器周期)。

T16G 在同步计数器模式时,如果单片机进入了休眠状态,虽然外部的时钟输入仍在工作,但因为时钟同步模块也进入休眠状态,所以 T16G 不进行计数。

注:同步计数模式下,外部时钟输入高电平/低电平的时间,要大于1个机器周期,小于1个机器周期的脉冲可能会丢失。

#### 3. T16G 异步计数器模式

当 T16GCS = 1, T16GSYNC = 1 时, T16G 工作在异步计数模式下。 T16G 异步计数器在休眠期间继续工作并在溢出时产生中断,该中断能 够唤醒 CPU。



#### 5.1.2.3 门控设计

T16G 支持门控设计,可以通过 T16G 门控信号对 T16G 的定时计数功能进行门控。门控信号使用#T16GI 管脚输入信号,低电平使能定时计数。




图 5-3 T16G 定时器门控计数

#### 5.1.2.4 振荡器

使能 T16G 振荡器时,T16GOSCEN=1,T16GOSC1 和 T16GOSC2 可外接 32KHz 振荡器,用于同步或异步计数模式。

注: T16G 振荡器关闭时(T16GOSCEN为0),振荡器反馈电阻被关断。

#### 5.1.3 特殊功能寄存器

寄存器名称		8 位定时器/计数器(T8)					
地址		001 <sub>H</sub>					
复位值		xxxx xxxx					
T8<7:0>	bit7-0	R/W	T8 计数器 00 <sub>H</sub> ~FF <sub>H</sub>				

寄存器名称	低 8 位 T16G 计数器(T16GL)				
地址	00E <sub>H</sub>				
复位值	XXXX XXXX				
T16GL<7:0>	bit7-0	R/W	T16G 低 8 位计数器 00 <sub>H</sub> ~ FF <sub>H</sub>		

寄存器名称	高 8 位 T16G 计数器(T16GH)				
地址	00F <sub>H</sub>				
复位值	XXXX XXXX				
T16GH<7:0>	bit7-0	R/W	T16G 高 8 位计数器 00 <sub>H</sub> ~ FF <sub>H</sub>		

V2.2 36/67



寄存器名称		T16G 控制寄存器(T16GC)		
地址		010 <sub>H</sub>		
复位值	0000 0000			
T16GON	bit0	R/W	T16G 使能位       0: 禁止       1: 使能	
T16GCS	bit1	R/W	T16G 时钟源选择位 0: 工作于定时器方式(用系统时钟 Fosc/4) 1: 对 T16GIO1 端口 (上升沿)输入的外部时钟信号计数	
T16GSYNC	bit2	R/W	T16G 外部时钟输入同步控制位  0: T16GCS = 1: 与外部时钟输入同步     T16GCS = 0: T16G 工作于定时器模式下,未用此位  1: T16GCS = 1: 不与外部时钟输入同步     T16GCS = 0: T16G 工作于定时器模式下,未用此位	
T16GOSCEN	bit3	R/W	T16G 振荡器使能         0: 禁止         1: 使能	
T16GCKPS <1:0>	bit5-4	R/W	T16G 输入预分频选择位 00 = 1:1 01 = 1:2 10 = 1:4 11 = 1:8	
T16GGE	bit6	R/W	T16G 门控使能位         0: 禁止         1: 使能	
-	bit7	-	-	



# 5. 2 模/数转换器模块 (ADC)

#### 5.2.1 概述

本芯片内置 10 位 A/D 转换模块,用于将模拟信号转换成相对应的 10 位数字信号。 HR6P67L 有 8 个 A/D 通道模拟输入端。




图 5-4 ADC 内部结构图

#### 5. 2. 2 操作说明

以下通过 A/D 转换的程序和 ADC 时序特征图来说明 ADC 的操作步骤。

# 应用例程: A/D 转换程序

•••••

BSS PSW,RPO ; 选择存储体组 1

MOVI 0X01

MOVA ADCC2 ; 设置 A/D 通道模拟输入

BSS INTEO, ADIE ; 使能 A/D 中断

MOVI 0X10

MOVA ADCC1

BCC PSW, RPO ; 选择存储体组 0

MOVI 0X01 ; 打开 A/D 转换器, 选中通道 0

MOVA ADCCO ; PAO 作为 A/D 输入

BCC INTF0, ADIF ; 清 A/D 中断标志

BSS INTCO, PEIE ; 使能外围功能部件中断

BSS INTCO, GIE ; 使能总中断

BSS ADCC0, GO\_DONE ; 启动 A/D 转换

••••






图 5-5 ADC 时序特征图

注 1: Tad 为 ADC 时钟周期;

注 2: Tog 为 A/D 转换使能--启动等待时间,必须大于等于 0。

# 5.2.3 特殊功能寄存器

寄存器名称	ADC 控制寄存器 2(ADCC2)		
地址		091 <sub>H</sub>	
复位值	1111 1111		
			ANx 端口模拟数字选择位
ADCC2<7:0>	bit7-0 R/V	R/W	0: 配置成数字端口
			1: 配置成模拟端口

寄存器名称	高 8 位 ADC 转换寄存器(ADCRH)		
地址	01E <sub>H</sub>		
复位值	XXXX XXXX		
ADCRH<7:0>	bit7-0	R/W	ADC 高位转换结果 00 <sub>H</sub> ~ FF <sub>H</sub>

寄存器名称	低 8 位 ADC 转换寄存器(ADCRL)			
地址		09Е <sub>н</sub>		
复位值	XXXX XXXX			
ADCRL<7:0>	bit7-0 R/W		ADC 低位转换结果 00 <sub>H</sub> ~ FF <sub>H</sub>	

V2.2 39/67



寄存器名称	ADC 控制寄存器 0(ADCC0)				
地址	01F <sub>H</sub>				
复位值		0000 0000			
			A/D 转换使能位		
ADON	bit0	R/W	0: 关闭 A/D 转换器		
			1: 使能 A/D 转换器		
			A/D 转换状态位		
GO/DONE	bit1	R/W	0: A/D 未进行转换,或 A/D 转换已完成		
			1: A/D 转换正在进行,该位置 1 启动 A/D 转换		
			A/D 模拟通道选择位		
			000 = 通道 0 (AN0)		
			001 = 通道 1 (AN1)		
			010 = 通道 2 (AN2)		
CHS<2:0>	bit4-2	R/W	011 = 通道 3 (AN3)		
			100 = 通道 4 (AN4)		
			101 = 通道 5 (AN5)		
			110 = 通道 6 (AN6)		
			111 = 通道 7 (AN7)		
-	bit5	-	-		
			参考电压选择位		
VCFG	bit6	R/W	0: VDD		
			1: VREF		
			10 位 ADC 转换结果格式选择位		
ADFM	bit7	R/W	0: ADCRH<7:0>, ADCRL<7:6>		
			1: ADCRH<1:0>, ADCRL<7:0>		

寄存器名称		ADC 控制寄存器 1(ADCC1)		
地址		9F <sub>H</sub>		
复位值			0000 0000	
-	bit3-0	R/W	-	
ADCS<2:0>	bit6-4	R/W	ADC 时钟选择位 000 = Fosc 001 = Fosc/4 010 = Fosc/16 x11 = 内部 RC 时钟 100 = Fosc/2 101 = Fosc/8 110 = Fosc/32	
-	bit7	-	-	



# 5.3 模拟比较器 (ACP)

#### 5.3.1 概述

本芯片有 1 组模拟比较器,模拟比较器的输入端和 I/O 管脚复用。芯片内部参考电压模块的输出,也可作为模拟比较器的输入。


# 5.3.2 操作说明

模拟比较器对 2 个模拟输入信号 Vin+和 Vin-进行比较,并将比较结果通过 COUT 输出。其中 Vin+和 Vin-是模拟信号,COUT 是数字信号。当输入 Vin-大于 Vin+时,COUT 输出低电平 "0",而当输入 Vin-小于 Vin+时,COUT 输出高电平 "1"。

模拟比较器的输入信号 Vin-和 Vin+,输出信号 COUT 可以通过 CM<2:0>(ACPC<2:0>)和 CIS(ACPC<3>)进行设置。

对于模拟比较器中断的产生,必须先将比较器中断使能位 CIE(INTEO<3>)和 PEIE(INTCO<6>)置 1,才能在比较器的输出有变化时,产生中断,中断标志位 CIF(INTFO<3>)被置 1,如果全局中断使能位 GIE(INTCO<7>)也被置 1,则会进入中断子程序,进行中断处理。CPU 进入休眠状态后,模拟比较器仍继续工作,模拟比较器的比较中断能唤醒 CPU。

可通过控制寄存器位 CEN (ACPCE<4>),控制模拟比较器使能与否。芯片应用过程中,如果不使用模拟比较器,可禁止该模块,以节省芯片功耗。芯片复位后,默认为模拟比较器禁止。



V2.2 41/67



# 5.3.3 特殊功能寄存器

寄存器名称		模拟比较控制器(ACPC)			
地址		019 <sub>H</sub>			
复位值			0000 0000		
CM<2:0>	bit2-0	R/W	模拟比较器工作模式位,见下表		
CIS	bit3	R/W	模拟比较器输入开关位,见下表		
CINV	hit4	bit4 R/W	0: 模拟比较器输出不被反相		
CINV	DIL4		1: 模拟比较器输出被反相		
-	bit5	-	-		
			当 CINV = 0 时		
			1 = Vin+ > Vin-		
COUT	bit6	R/W	0 = Vin+ < Vin-		
0001	Dito	FX/VV	当 CINV = 1 时		
			1 = Vin+ < Vin-		
			0 = Vin+ > Vin-		
-	bit7	-	-		

端口复用	比较器			
CM<2:0>	Vin+	Vin-	COUT	
000	PA0	PA1	OFF	
001	PA0	PA1	PA2	
010	PA0	PA1	COUT	
011	VREFACP	PA1	PA2	
100	VREFACP	PA1	COUT	
101	VREFACP	CIS = 0 接 PA1 CIS = 1 接 PA0	PA2	
110	VREFACP	CIS = 0 接 PA1 CIS = 1 接 PA0	COUT	
111	VSS	VSS	OFF	

注 1: VREFACP 为芯片内部参考电压模块的输出。

注 2: COUT 可以通过寄存器读取,也可以设置输出到 I/O 管脚。

寄存器名称	模拟比较器控制使能(ACPCE)			
地址		093 <sub>H</sub>		
复位值		0000 1111		
-	bit3-0	-	-	
CEN	bit4	比较器使能位       4     R/W     0: 禁止       1: 使能		
_	bit7-5	-	-	

V2.2 42/67



# 5.4 参考电压模块

#### 5.4.1 概述

参考电压模块由电阻梯度网提供两种可选输出电压值的范围。通过寄存器 VRC 控制参考电压模块的工作。为了节省芯片功耗,可关闭参考电压模块。

### 5.4.2 操作说明

参考电压模块可以提供16种参考电压输出。

# 应用例程: VDD = 5.0V 时,配置参考电压为 1.25V。

. . . . . .

MOVI 0X03

MOVA ACPC ; VREFACP 作为模拟比较器输入

BSS PSW, RP0 ;

BSS ACPCE, CEN ; 使能模拟比较器

MOVI 0XA6 ;

MOVA VRC ; 使能参考电压模块,参考电压值为 1.25V

. . . . . .

#### 5.4.3 特殊功能寄存器

寄存器名称	参考电压控制器(VRC)			
地址		099 <sub>H</sub>		
复位值		_	0000 0000	
			VREFACP 值的选择位	
			VRR = 1:	
VR<3:0>	bit3-0	R/W	$VREFACP = (VR < 3:0 > /24) \times VDD$	
			VRR = 0:	
			$VREFACP = 1/4 \times VDD + (VR < 3:0 > /32) \times VDD$	
-	bit4	-	-	
			VREFACP 范围选择位	
VRR	bit5	R/W	0: 选择高压范围	
			1: 选择低压范围	
-	bit6	-	-	
			VREFACP 使能位	
VREN	bit7	R/W	0: VREFACP 功能模块关闭	
			1: VREFACP 功能模块使能	



# 第6章 特殊功能及操作特性

# 6.1 系统时钟及振荡器

#### 6.1.1 概述

本芯片有两种时钟源,一种是外部时钟源,支持 6 种时钟模式,分别是 HS、XT、LP、EC、RC 和 RCIO 模式;另一种是内部时钟源,支持 2 种时钟模式,分别是 INTOSC 和 INTOSCIO 模式。

具体的的时钟源和对应模式选择由芯片配置字 OSCS<2:0>位决定。




图 6-1 芯片系统时钟选择框图

#### 6.1.2 外部时钟

外部时钟包括晶体/陶瓷振荡器模式(HS/XT/LP)、RC 模式(RC/RCIO)和 EC 模式。分别介绍如下。

◇ 晶体/陶瓷振荡器模式(HS、XT、LP 模式)




图 6-2 晶体/陶瓷振荡器模式(HS、XT、LP模式)

注:RS 为可选配置。

V2.2 44/67



Osc Type	晶振频率	C1*	C2*
LP	32KHz	33pF	33pF
XT	1MHz		
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	4MHz	15 ~ 33pF	15 ~ 33pF
110	8MHz		
HS	16MHz	15pF	15pF

表 6-1 晶体振荡器电容参数参考表

注\*: 此数据可根据晶振频率大小、外围电路的不同作微调。

# ◇ RC 振荡器模式




图 6-3 振荡器 RC 模式等效电路图及外围参考图




图 6-4 振荡器 RCIO 模式等效电路图及外围参考图

	工作条件: -40~85℃ 3.5~5.5v
推荐外部电阻范围	15K≤Rext≤100K
推荐外部电容范围	20pf≪Cext≪300pf
推荐振荡频率范围	10KHz≤f≤4MHz

表 6-2 外部 RC 模式推荐参数

V2.2 45/67



#### ◇ EC 外灌时钟输入模式




图 6-5 EC 外灌时钟输入模式参考图

#### 6.1.3 内部时钟

本芯片内部时钟包括 INTOSC 和 INTOSCIO 两种模式。

在 INTOSC 模式下, OSC1/CLKI 管脚用作通用 I/O 管脚。OSC2/CLKO 管脚输出系统时钟的四分频。

在 INTOSCIO 模式下,OSC1/CLKI 和 OSC2/CLKO 管脚都用作通用 I/O 管脚。

内部时钟厂前已在常温,芯片工作电压为 5V 条件下作校准。

注:内部 4M 时钟在常温 5V 条件下校准,为了获得高精准的时钟,建议应用系统中,芯片工作电压为 5V。

#### 6.1.4 特殊功能寄存器

寄存器名称		内部时钟校准寄存器(CALR)					
地址		090 <sub>H</sub>					
复位值			1111 1111				
CALR<6:0>	bit6-0	R/W	频率调节位				
-	bit7	ı	-				

注: CALR 寄存器主要是调整内部 4MHz 时钟的精度,低 7 位有效。程序存储器的最后一个地址(7FF<sub>H</sub>)不可写,此地址已经写入指令 RETIA XX,其中 XX 为内部 4MHz 校准值,当用户使用内部 4MHz 时钟工作时,在主程序开头需要增加读取内部 4MHz 时钟校准值的简单程序。

#### 应用例程:读取内部 4MHz 校准值。

ORG 0X000

GOTO MAIN ; 进入主程序

ORG 0X004

. . . . . .

**RETIE** 



MAIN:

CALL 9X7FF ; 返回校准值

BSS PSW, RPO ;选择存储体组 1

MOVA CALR ; 把校准值写入校准寄存器

BCC PSW, RPO ;选择储存体组 0

.....

# 6.2 复位模块

#### 6.2.1 概述

本芯片有四种复位类型:

- ◇ 上电复位 POR
- ◇ 低电压检测复位 BOR
- ◇ 外部端口#MRST 复位(低电平有效)
- ◇ 看门狗定时器 WDT 溢出复位





图 6-6 芯片复位原理图

#### 6.2.2 应用举例

#### ◇ 应用举例一

采用下图所示的复位电路,其中 47KΩ $\leq$ R1 $\leq$ 100KΩ,电容 C1(0.1 $\mu$ F),R2 为限流电阻,0.1KΩ $\leq$ R2 $\leq$ 1KΩ。




V2.2 48/67



# ◇ 应用举例二

采用 PNP 三极管的复位电路,如下图所示,通过 R1(2KΩ)和 R2(10KΩ) 分压作为基极输入,发射极接 VDD,集电极一路通过 R3(20KΩ)接地,另一路通过 R4(1KΩ)和 C1(0.1 $\mu$ F)接地,C1 另一端作为#MRST 输入。



# 6.2.3 特殊功能寄存器

寄存器名称		电源控制寄存器(PCON)			
地址			8E <sub>H</sub>		
复位值			0000 000x		
#BOR	bit0	R/W	低电压检测复位状态位 0: 低电压检测复位发生(低电压检测复位后,必须用软件置位) 1: 无低电压检测复位发生		
#POR	bit1	R	上电复位状态位 0:上电复位发生(上电复位后,必须用软件置位) 1:无上电复位发生		
-	bit7-2	-	-		



# 6.3 中断处理

#### 6.3.1 概述

本芯片支持硬件中断,共7个中断源,其中断向量入口位于0004<sub>H</sub>、000D<sub>H</sub>和0021<sub>H</sub>。每个中断源都有各自的中断使能位和中断标志位。

序号	中断名	中断标志	中断使能	外设使能	全局使能	备注
1	软中断	SOFTIF	-	-	GIE	-
2	KINT	KIF	KIE	-	GIE	需使能 KMSK<5:0>
3	PINT	PIF	PIE	-	GIE	-
4	T8INT	T8IF	T8IE	-	GIE	-
5	T16GINT	T16GIF	T16GIE	PEIE	GIE	-
6	ACPINT	ACPIF	ACPIE	PEIE	GIE	-
7	ADINT	ADIF	ADIE	PEIE	GIE	-

表 6-3 中断使能表

#### 6.3.2 操作说明

每个硬件中断源都有各自的中断使能和中断标志位,因此初始化相应的硬件中断时,需要先清除中断标志位,再使能当前中断。若使能前不先清除中断标志则有可能发生误进中断的情况。除了每个中断支持中断使能外,本芯片还提供了一个全局中断。因此在初始化所有需要的中断后,请使能全局中断。

中断现场保护是中断程序中一个很重要的组成部分。由于指令系统中没有 PUSH (压栈)和 POP (出栈)指令,所以只能用其他指令实现数据保存。通常需要保存的数据包括:工作寄存器 A,程序状态字寄存器 PSW 和 PCRH 寄存器,以及需要保存的用户数据寄存器。



# 6.3.3 特殊功能寄存器

寄存器名称		中断控制寄存器 0(INTC0)				
地址		00B <sub>H</sub> 08B <sub>H</sub>				
复位值	0000 000x					
			外部按键中断标志位			
KIF	bit0	R/W	0: 外部按键端口无电平变化			
			1:外部按键端口有电平变化(必须用软件清零)			
			外部端口中断标志位			
PIF	bit1	R/W	0:外部端口上无中断信号			
			1:外部端口上有中断信号(必须用软件清零)			
			T8 溢出中断标志位			
T8IF	bit2	R/W	0: T8 计数未溢出			
			1: T8 计数溢出(必须用软件清零)			
			外部按键中断使能位			
KIE	bit3	R/W	0: 禁止			
			1: 使能			
			外部端口中断使能位			
PIE	bit4	R/W	0: 禁止			
			1: 使能			
			T8 溢出中断使能位			
T8IE	bit5	R/W	0: 禁止			
			1. 使能			
			外围中断使能位			
PEIE	bit6	R/W	0: 禁止外围接口中断			
			1: 使能未屏蔽的外围接口中断			
			全局中断使能位			
GIE	bit7	R/W	0: 禁止所有的中断			
			1: 使能所有未屏蔽的中断			



寄存器名称	中断使能寄存器 0(INTE0)				
地址			08C <sub>H</sub>		
复位值			0000 0000		
			T16G 中断使能位		
T16GIE	bit0	R/W	0: 禁止		
			1: 使能		
-	bit2-1	-	-		
			模拟比较器中断使能位		
CIE	bit3	R/W	0: 禁止		
			1: 使能		
-	bit5-4	-	-		
			ADC 中断使能位		
ADIE	bit6	R/W	0: 禁止		
			1: 使能		
-	bit7	-	-		

寄存器名称	中断标志寄存器 0(INTFO)					
地址		00C <sub>H</sub>				
复位值			0000 0000			
			T16G 中断标志位			
T16GIF	bit0	R/W	0: T16G 计数器计数未发生溢出			
			1: T16G 计数器计数溢出(必须软件清零)			
-	bit2-1					
			比较器中断标志位			
CIF	bit3	R/W	0:比较器输出(COUT)未发生改变			
			1: 比较器输出(COUT)发生改变(必须用软件清零)			
-	bit5-4	-	-			
			ADC 中断标志位			
ADIF	bit6	R/W	/ 0: 正在进行 A/D 转换			
			1: A/D 转换已完成(必须用软件清零)			
-	bit7	-	-			



寄存器名称		中断控制寄存器 1(INTC1)				
地址			8F <sub>H</sub>			
复位值			1100 0000			
INTV<1:0>	bit1-0	R/W	中断向量表选择位,说明如下表			
-	bit2	-	-			
SOFTIF	bit3	R/W	软中断标志位         0: 无软中断         1: 有软中断			
INTVEN	bit4	R/W	中断向量表及软中断使能位 0:中断向量表及软中断不使能,中断入口地址位于0004 <sub>H</sub> 1:中断向量表及软中断使能			
-	bit7-5	-	-			

# 中断向量分配表

位值	00	01	10	11
0004 <sub>H</sub>	软中断 外部端口中断 外部按键中断	软中断 外部端口中断	-	软中断 <b>T8/T16G/AD</b> 中断 比较器中断
000D <sub>H</sub>	<b>T8/T16G/AD</b> 中断 比较器中断	T8/T16G/AD 中断 比较器中断 外部按键中断	外部端口中断 外部按键中断	-
0021 <sub>H</sub>	-	-	T8/T16G/AD中断 比较器中断	外部端口中断 外部按键中断



# 6.4 看门狗定时器


#### 6.4.1 概述

当芯片配置字选择使能 WDTEN (配置字 CONFIG<3>) 时,看门狗开始工作,为了防止看门狗超时溢出引起不必要的芯片复位,必须在程序中用 CWDT 指令对 WDT 计数器定时清零,芯片配置字选择不使能 WDTEN 时,看门狗定时器停止工作。

没有预分频时,WDT 计数溢出时间典型值约为 12ms。其它工作条件下,WDT 的计数溢出时间,可参考《附录参数特性图》章节的相关图示。

下图为 WDT 功能示意图,内部 RC 时钟典型工作频率约为 21KHz,经二分频后给 WDT 使用。

具体可参考《附录 参数特性图》章节的相关图示。



### 6.5 低功耗操作

#### 6.5.1 休眠

通过执行一条指令 IDLE,即可进入休眠状态。进入休眠状态之后:

- ◇ 主时钟振荡器停振
- ◇ 所有 I/O 端口将保持进入 IDLE 前的状态
- ◇ 若使能 WDT,则 WDT 将被清零并保持运行
- ◇ PSW 寄存器中的#PD 位被清零, #TO 位被置 1

在休眠模式下,为了降低功耗,所有 I/O 管脚都应保持为 VDD 或 VSS。为了避免输入管脚悬空而引入开关电流,应在外部将高阻输入的 I/O 管脚拉为高电平或低电平。#MRST 管脚必须处于逻辑高电平。

#### 6.5.2 唤醒

当芯片处于休眠状态时,可以通过以下方式唤醒:

序号	唤醒源	中断使能	外设使能	备注
1	#MRST	-	-	外部复位
2	WDT	ı	ı	WDT 溢出
3	KINT	KIE	-	需使能 KMSK<5:0>
4	PINT	PIE	-	-
5	T16GINT	T16GIE	PEIE	异步计数模式
6	ACPINT	ACPIE	PEIE	-
7	ADINT	ADIE	PEIE	A/D 时钟源为 RC 振荡器

表 6-4 休眠唤醒表

芯片从休眠模式唤醒,需要注意以下两点:

- 1、中断唤醒与全局中断使能无关。在休眠模式下,若外设产生中断信号,即使全局中断使能 GIE 为 0,休眠模式依然会被唤醒,只是唤醒后不会执行中断程序。
- 2、当唤醒事件发生后,芯片需要在主时钟运行 1024 个时钟周期 (1024Tosc) 后, 才执行 IDLE 指令的下一条指令。




图 6-10 休眠模式唤醒示意图

V2.2 55/67



# 6.6 芯片配置字


寄存器名称		芯片配置字(CONFIG)				
地址		1000 <sub>H</sub>				
OSCS<2:0>	bit2-0	振荡器选择位 000 = LP 模式: 低功耗晶振连接到 PA4 和 PA5 管脚 001 = RC 模式: PA4 管脚功能为 CLKOUT, PA5 管脚连接 RC 010 = HS 模式: 高速晶振/谐振器连接到 PA4 和 PA5 管脚 011 = EC 模式: PA4 为 I/O 管脚, PA5 管脚功能为 CLKI 100 = INTOSCIO 模式: PA4 为 I/O 管脚, PA5 也为 I/O 管脚 101 = INTOSC 模式: PA4 管脚功能为 CLKO, PA5 为 I/O 管脚 110 = RCIO 模式: PA4 为 I/O 管脚, PA5 管脚连接 RC 111 = XT 模式: 晶振/谐振器连接到 PA5 和 PA4 管脚				
WDTEN	bit3	<b>硬件看门狗使能位</b> 0:禁止 1:使能				
#PWRTEB	bit4	上电定时器使能位         0: 使能         1: 禁止				
MRSTEN	bit5	PA3/#MRST 管脚功能选择位         0: PA3/#MRST 管脚用于数字输入         1: PA3/#MRST 管脚用于外部复位				
#CP	bit7	<b>程序加密使能位</b> 0: 使能 1: 禁止				
-	bit8	-				
BORVS	bit9	低电压选择位 0: 3.1V 1: 2.3V				



# 第7章 芯片封装图

# 7.1 14-pin 封装图


# DIP14



封装: [	封装: DIP14								
标号	公	制(mm	)	英	(inch)	)			
你与	MIN	NOM	MAX	MIN	NOM	MAX			
Α	ı	ı	4.57	-	ı	0.180			
A1	0.38	ı	-	0.015	ı	-			
A2	3.25	3.30	3.45	0.128	0.130	0.136			
b	0.36	0.46	0.56	0.014	0.018	0.022			
b2	1.27	1.52	1.78	0.050	0.060	0.070			
D	18.83	19.07	19.30	0.741	0.751	0.760			
E1	6.35	6.50	6.65	0.250	0.256	0.262			
е	-	2.54	-	-	0.100	-			
eA	7.62	-	8.26	0.300	-	0.325			
eВ	8.64	-	9.65	0.340	-	0.380			
L	3.18	-	-	0.125	-	-			



# SOP14



封装: SOP14								
标号	公	·制(mm	)	英	英制(inch)			
1/1/ 5	MIN	NOM	MAX	MIN	NOM	MAX		
Α	1.35	1.60	1.75	0.053	0.063	0.069		
A1	0.10	-	0.25	0.004	ı	0.010		
A2	-	1.45	-	-	0.057	-		
D	8.55	-	8.75	0.337	-	0.344		
Е	5.80	-	6.20	0.228	1	0.244		
E1	3.80	-	4.00	0.150	-	0.157		
b	0.33	-	0.51	0.013	1	0.020		
е	-	1.27	-	-	0.050	-		
L	0.40	-	1.27	0.016	-	0.050		
θ	0°	-	8°	0°	-	8°		



# 附录1 指令集

# 附录1.1 概述

本芯片提供了48条精简指令。

汇编指令为了方便程序设计者使用,指令名称大多是由指令功能的英文缩写所组成的。这些指令所组成的程序经过编译器的编译与连接后,会被转换为相对应的指令码。转换后的指令码可以分为操作码(OP Code)与操作数(Operand)两个部分。操作码部分对应到指令本身。

芯片运行在 **4MHz** 振荡时钟时,一个机器周期的时间为 **1µs**。按照指令执行的机器周期数可将指令分为双周期指令和单周期指令。

其中 CALL、GOTO、JUMP、LCALL、RET、RETIA、RETIE、MULL 为双周期指令; 当满足跳转条件时,JBC、JBS、JDEC、JINC 指令为双周期指令,否则为单周期指令; 其他指令为单周期指令。

#### 附录1.2 指令操作说明

#### 寄存器操作指令

序号	指令		影响状态位	操作
1	MOV	R, F	Z	(R)->(目标)
2	MOVA	R	-	(A)->(R)
3	MOVAB	F	-	(B)->(A)
4	MOVI	I	-	I->(A)

#### 程序控制指令

序号	指令		影响状态位	操作
5	CALL	I	-	PC+1->TOS, I->PC<10:0>
6	CWDT		#TO, #PD	00 <sub>H</sub> ->WDT, 0->WDT Prescaler,
O	CVVD1		#10, #PD	1->#TO, 1->#PD
7	GOTO	I	-	I->PC<10:0>
8	IDLE		#TO, #PD	00 <sub>H</sub> ->WDT, 0->WDT Prescaler,
0	IDLL		#10, #FD	1->#TO, 0->#PD
9	JBC	R, M	-	Skip if R <m> = 0</m>
10	JBS	R, M	-	Skip if R <m> = 1</m>
11	JDEC	R, F	-	(R)-1->(目标), Skip if (目标) = 0
12	JINC	R, F	-	(R)+1->(目标), Skip if (目标) = 0
13	шир	1		I->PC<7:0>
13	JUMP	1	-	PCRH<2:0>->PC<10:8>
14	LCALL	I	-	PC+1->TOS, I->PC<10:0>
15	NOP		-	No operation
16	RET		-	TOS->PC
17	RETIA	I	-	I->(A),TOS->PC
18	RETIE		-	TOS->PC,1->GIE

V2.2 59/67



# 算术/逻辑运算指令

序号		<b>*</b>	影响状态位	操作
19	ADD	R, F	C, DC, Z	(R)+(A)->(目标)
20	ADDC	R, F	C, DC, Z	(R)+(A)+C->(目标)
21	ADDCI		C, DC, Z	I+(A)+C->(A)
22	ADDI	I	C, DC, Z	I+(A)->(A)
23	AND	R, F	Z	(A). AND. (R)->(目标)
24	ANDI	I	Z	I. AND. (A)->(A)
25	всс	R, M	-	0−>R <m></m>
26	BSS	R, M	-	1->R <m></m>
27	CLR	R	Z	(R) = 0
28	CLRA		Z	(A) = 0
29	СОМ	R, F	Z	~(R)->(目标)
30	DAR	R, F	C, DC, Z	(R) (BCD)
31	DAW		C, DC, Z	(A) (BCD)
32	DEC	R, F	Z	(R)-1->(目标)
33	INC	R, F	Z	(R)+1->(目标)
34	IOR	R, F	Z	(A). OR. (R)->(目标)
35	IORI	I	Z	I. OR. (A)->(A)
36	MUL	R, F	-	(R). MUL. (A)→ {B,目标}
37	MULI	I	-	I. MUL. (A)-> {B, A}
38	RL	R, F	С	←C←R_
39	RR	R, F	С	<b>€</b> C→R→
40	SUB	R, F	C, DC, Z	(R)-(A)->(目标)
41	SUBC	R, F	C, DC, Z	(R)-(A)-(~C)->(目标)
42	SUBCI	I	C, DC, Z	I-(A)-(~C)->(A)
43	SUBI	I	C, DC, Z	I-(A)->(A)
44	SWAP	R, F		R<3:0>->(目标)<7:4>
44	SWAP	г, г	-	R<7:4>->(目标)<3:0>
45	XOR	R, F	Z	(A). XOR. (R)->(目标)
46	XORI	I	Z	I. XOR. (A)->(A)

注 1: I-立即数, F-标志位, A-寄存器 A, B-寄存器 B, R-寄存器 R, M-寄存器 R 的第 M 位。

注 2: C-进位/借位, DC-半进位/半借位, Z-零标志位。

注 3: TOS-顶级堆栈。

注 4: 如果 F = 0,则目标寄存器为寄存器 A;如果 F = 1,则目标寄存器为寄存器 R。

注 5: 48 条指令中另有 2 条 NOP 指令未在上表中描述。



# 附录2 电气特性

# 附录2.1 参数特性表

# ◆ 最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	-	-0.3 ~ 7.5	V
输入电压	V <sub>IN</sub>	-	-0.3 ~ VDD + 0.3	V
输出电压	V <sub>OUT</sub>	-	-0.3 ~ VDD + 0.3	V
存储温度	T <sub>STG</sub>	-	-55 ~ 125	${\mathbb C}$
操作温度	T <sub>OPR</sub>	VDD: 3.5 ~ 5.5V	-40 ~ 85	${\mathbb C}$

# ◆ 芯片功耗特性参数表

参数	符号	最小值_	典型值	最大值	単位	工作条件		
芯片供电电压	VDD	3.5	5	5.5	V	-40℃ ~85℃		
芯片静态电流	I <sub>DD</sub>	-	2.8	-	mA	25℃, VDD = 5V, 所有的 I/O 端口输入低电平, #MRST = 0, OSC1 = 0, OSC2 悬空。		
		-	110	-	uA	<b>25</b> ℃, VDD <b>=</b> 5V, WDT 不使能。		
休眠模式下 芯片电流	I <sub>PD</sub>	-	120	-	uA	25 ℃,VDD = 5V, 8MHz 时钟输入,WDT 使能,时钟源 256 分频, 1024 Tosc 唤醒延时。		
正常运行模式 芯片电流	I <sub>OP</sub>	-	4.2	-	mA	<b>25℃</b> , VDD = 5V, 正常 运行模式, <b>8MHz</b> 时钟 输入, I/O 端口输出固定 电平, 无负载。		
VDD 管脚的 最大输入电流	I <sub>MDD</sub>	-	80	100	mA	25℃, VDD = 5V		
VSS 管脚的 最大输出电流	I <sub>MSS</sub>	-	200	-	mA	25℃, VDD = 5V		
I/O 端口灌电流	I <sub>OL</sub>	-	18	-	mA	25°C, VDD = 5V V <sub>OL</sub> = 0.6V		
I/O 端口拉电流	I <sub>OH</sub>	-	10	-	mA	25°C, VDD = 5V V <sub>OH</sub> = 4.4V		

# ◆ 芯片输入端口特性表

芯片工作温度范围: -40℃ ~85℃							
参数	符号	最小值	典型值	最大值	单位	测试条件	
	V					3.5V≤VDD≤5.5V	
I/O 端口	$V_{IH}$	0.8VDD	-	VDD	V		

输入高电半(有

V2.2 61/67



施密特输入特 性)						
主复位信号 #MRST 输入高 电平(有施密特 输入特性)		0.8VDD	-	VDD	V	
I/O 端口 输入低电平		VSS	-	0.18VDD	V	
主复位信号 #MRST 输入低 电平	V <sub>IL</sub>	VSS	-	0.20VDD	V	
I/O 端口 输入漏电流	IIL	-	-	<u>+</u> 1	μΑ	3.5V≤VDD≤5.5V V <sub>SS</sub> ≤Vpin≤VDD (端口处于高阻状态)
主复位信号 #MRST 输入漏 电流	] IIL	-	-	5	μΑ	$VSS \leqslant V_{PIN} \leqslant VDD$
I/O 端口输入 弱上拉电流	I <sub>WPU</sub>	40	80	120	μΑ	$3.5V \le VDD \le 5.5V$ $V_{PIN} = VSS$

# ◆ 芯片输出端口特性表

芯片工作温度范围: -40℃ ~85℃							
参数	符号	最小值	典型值	最大值	单位	测试条件	
I/O 端口	\/	VDD-0.7			V	3.5V≶VDD≤5.5V	
输出高电平	V <sub>OH</sub>	VDD-0.7	-	-	V	$I_{OH} = 3.0 \text{mA}$	
I/O 端口	V			0.6	\/	3.5V≤VDD≤5.5V	
输出低电平	V <sub>OL</sub>	-	-	0.6	V	$I_{OL} = 8.5 \text{mA}$	

# ◆ 模拟比较器交流特性表

特性	最小值	典型值	最大值	单位
输入失调电压	-	±5	±10	mV
输入共模电压	0	-	VDD-1.5	V
响应时间	-	-	10	us



# ◆ 系统时钟特性表

参数	符号	最小值	典型值	最大值	単位	测试条件
系统时钟频率	Fosc	-	-	16M	Hz	3.5V≤VDD≤5.5V
系统时钟周期	Tosc	62.5	-	-	ns	3.5V≤VDD≤5.5V
机器周期	T <sub>INST</sub>	250	ı	-	ns	-
外部时钟高电平	T <sub>OSL</sub> ,	15			nc	
和低电平时间	T <sub>OSH</sub>	13	-	-	ns	-
外部时钟上升	T <sub>OSR</sub> ,			15	ne	
和下降时间	T <sub>OSF</sub>	-	-	10	ns	-

# ◆ ADC 交流特性表

参数名	数值	单位
信号输入范围	0 ~ VDD	V
非微分线性误差	±1	LSB
微分线性误差	±1	LSB
转换时间	15*Tad	-
偏移误差	±1	LSB
直流输入电阻	10	ΚΩ
输入电容	40	pF

# ◆ AD 转换时间对照表

A/D 时钟源	工作频率								
选择	16M	8M	4M	1M					
Fosc	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*					
Fosc/2	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*	Tad = 2us					
Fosc/4	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*	Tad = 4us					
Fosc/8	不推荐使用 1*	不推荐使用 1*	Tad = 2us	Tad = 8us					
Fosc/16	不推荐使用 1*	Tad = 2us	Tad = 4us	不推荐使用 2*					
Fosc/32	Tad = 2us	Tad = 4us	Tad = 8us	不推荐使用 2*					
Frc	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us					

注 1\*: Tad 值不满足设计要求不推荐使用;

注 2\*: 转换时间太慢,推荐选择其它分频设置。

# ◆ 内部 4MHz 时钟校准特性表

校准条件	工作条件	最小值	典型值	最大值	单位
5V,25℃ 将频率校准至 4MHz	25℃, VDD = 5V	3.96	4	4.04	MHz
	-40°C ~ 85°C, VDD = 3.5V ~ 5.5V	3.6	4	4.6	MHz


V2.2 63/67




# 附录2.2 参数特性图

本节中所列图示未经过量产测试,仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围,此类信息也仅供参考,芯片只保证在指定的范围内正常工作。


◆ 芯片静态电流随芯片电压变化特性图(室温 25℃)



◆ 正常运行模式下芯片电流随时钟频率变化图(室温 25°)




◆ 外部复位信号输入特性图(室温 25℃)




注 1\*: 外部复位管脚输入无施密特,VILmax 和 VIHmin 相同。

V2.2 64/67


# ◆ I/O 端口信号输入特性图(室温 25°C)



# ◆ WDT 溢出时间随电压温度变化曲线图



# ◆ 内部 4MHz 时钟频率随电压温度变化曲线图(5V,25℃将频率校准至 4MHz)




V2.2 65/67




# ◆ I/O 端口输出特性


# A: Voh vs. loh @VDD = 5.5V



# B: Vol vs. Iol @VDD = 5.5V




# C: Voh vs. loh @VDD = 5.0V




V2.2 66/67




# D: Vol vs. Iol @VDD = 5.0V



E: Voh vs. loh @VDD = 3.5V



F: Vol vs. lol @VDD = 3.5V



V2.2 67/67